概述
ADN4652是一款信號(hào)隔離式、低壓差分信號(hào)(LVDS)緩沖器，數(shù)據(jù)速率高達(dá)600 Mbps，并且具有極低的抖動(dòng)。

該器件集成 iCoupler技術(shù)，增強(qiáng)了高速工作性能，可提供符合TIA/EIA-644-A標(biāo)準(zhǔn)的LVDS驅(qū)動(dòng)器和接收器電氣隔離。從而實(shí)現(xiàn)LVDS信號(hào)鏈的直接隔離。

該器件集成 iCoupler技術(shù)，增強(qiáng)了高速工作性能，可提供符合TIA/EIA-644-A標(biāo)準(zhǔn)的LVDS驅(qū)動(dòng)器和接收器電氣隔離。從而實(shí)現(xiàn)LVDS信號(hào)鏈的直接隔離。

LVDS和隔離電路采用2.5V電源，提供高速工作和低抖動(dòng)。集成片上LDO采用外部3.3V電源可以提供需要的2.5V電源。額定溫度范圍為寬工業(yè)溫度范圍，采用20引腳寬體SOIC封裝，具有5kV rms隔離。
數(shù)據(jù)表：*附件：ADN4650 ADN4651 ADN4652 5 kV 3.75 kV rms、600 Mbps雙通道LVDS隔離器技術(shù)手冊(cè).pdf

應(yīng)用

• 模擬前端(AFE)隔離
• 數(shù)據(jù)平面隔離
• 隔離高速時(shí)鐘和數(shù)據(jù)鏈路
• 針對(duì)LVDS提供隔離SPI

功能框圖

時(shí)序圖

引腳配置描述

典型性能特征

工作原理

ADN4650/ADN4651/ADN4652 是符合 TIA/EIA - 644 - A 標(biāo)準(zhǔn)的 LVDS 隔離緩沖器。施加到輸入端的 LVDS 信號(hào)在緩沖器的輸出端傳輸，并且實(shí)現(xiàn)電流隔離。這種隔離集成在器件的兩側(cè)，允許在 LVDS 信號(hào)鏈中實(shí)現(xiàn)隔離。

LVDS 接收器檢測(cè) LVDS 輸入上的端接電阻兩端的差分電壓。集成數(shù)字隔離器跨隔離屏障傳輸輸入狀態(tài)，LVDS 驅(qū)動(dòng)器輸出與輸入狀態(tài)一致。

在任何 DIN+ 引腳上存在≥100mV 的正差分電壓時(shí)，相應(yīng)的 DOUT+ 引腳會(huì)輸出電流。該電流沿總線流向接收器的負(fù)端，而 DOUT - 引腳吸收回流電流。在任何 DIN - 引腳上存在≥100mV 的負(fù)差分電壓時(shí)，相應(yīng)的 DOUT - 引腳會(huì)輸出電流，而 DOUT+ 引腳吸收回流電流。表 16 和表 17 展示了這些輸入 / 輸出組合。

輸出驅(qū)動(dòng)電流在 ±2.5mA 至 ±4.5mA 之間（典型值為 ±3.1mA），在 100Ω 端接電阻（R_T ）上產(chǎn)生 ±250mV 至 ±450mV 的電壓。接收電壓以 1.2V 為中心。需要注意的是，由于差分?jǐn)[動(dòng)（V_DIFF ）在 R_T 兩端反轉(zhuǎn)，因此 R_T 兩端的峰峰值電壓擺幅是差分電壓幅值（|V_DIFF | ）的兩倍。

真值表和故障安全功能

LVDS 標(biāo)準(zhǔn) TIA/EIA - 644 - A 定義了兩種正常接收器工作條件：輸入差分電壓≥ + 100mV 時(shí)邏輯狀態(tài)為高電平，電壓≤ - 100mV 時(shí)邏輯狀態(tài)為低電平。在這些閾值之間，標(biāo)準(zhǔn) LVDS 接收器的工作狀態(tài)不確定（它們可能檢測(cè)到高電平狀態(tài)），如圖 16 所示，ADN4650 也是如此。ADN4651/ADN4652 中實(shí)現(xiàn)了故障安全電路，以確保當(dāng)輸入狀態(tài)不確定（ - 100mV < V_ID < + 100mV ）時(shí)，LVDS 輸出處于已知狀態(tài)（邏輯高電平），如表 17 所示。

當(dāng)輸入懸空（未連接，無(wú)端接電阻）、輸入短路（無(wú)驅(qū)動(dòng)器連接到輸入，但有端接電阻）時(shí)，會(huì)出現(xiàn)這種輸入狀態(tài)。開路、短路和端接 / 空閑總線故障安全功能分別確保在這些故障情況下輸出處于已知狀態(tài)，這由 ADN4651/ADN4652 實(shí)現(xiàn)。

在這些輸入狀態(tài)（ - 100mV < V_ID < + 100mV ）觸發(fā)故障安全電路后，在保證輸出為高電平（V_OUT ≥ 250mV ）之前，存在長(zhǎng)達(dá) 1.2μs 的延遲。在此期間，輸出可能轉(zhuǎn)換為或保持在邏輯低電平狀態(tài)（V_OUT ≤ - 250mV ）。

輸入差分電壓一旦超過(guò)某些上升和下降閾值（+ 100mV 和 - 100mV ），故障安全電路就會(huì)觸發(fā)。這意味著輸入信號(hào)上典型的 LVDS 緩慢上升和下降時(shí)間（350ps 最大 t_R/t_F ），可能會(huì)在高低電平轉(zhuǎn)換時(shí)觸發(fā)故障安全電路。

為正常工作，最小 | V_ID | 為 100mV，上升 / 下降時(shí)間必須≤5ns，以避免觸發(fā)故障安全狀態(tài)。對(duì)于非常低速的應(yīng)用，其中緩慢的高低電平轉(zhuǎn)換超出了該限制，預(yù)期外部偏置電阻可引入最小 | V_ID | 為 100mV（即故障安全電路無(wú)法觸發(fā)）。