電子發(fā)燒友網(wǎng)報道（文/李彎彎）近日消息，英特爾與軟銀集團宣布達成戰(zhàn)略合作，共同開發(fā)具有劃時代意義的AI專用內(nèi)存芯片。這項合作將致力于突破當前AI計算中的能耗瓶頸，有望將芯片功耗降低50%，為全球AI基礎(chǔ)設(shè)施建設(shè)帶來革命性變化。

隨著AI技術(shù)的快速發(fā)展，高性能、低功耗的計算硬件需求日益增長。然而，現(xiàn)有的AI內(nèi)存技術(shù)存在高成本、高功耗及發(fā)熱問題，限制了AI數(shù)據(jù)中心的進一步擴展和效率提升。據(jù)悉，軟銀與英特爾將研發(fā)一種創(chuàng)新的堆疊式DRAM芯片，采用全新的布線架構(gòu)，完全不同于現(xiàn)有高帶寬內(nèi)存（HBM）技術(shù)方案。

這種新型AI內(nèi)存芯片可能在哪些方面進行創(chuàng)新呢？首先，在架構(gòu)層面，現(xiàn)有HBM技術(shù)主要采用TSV（硅通孔）垂直互連技術(shù)實現(xiàn)芯片堆疊，而創(chuàng)新方案采用全新布線架構(gòu)，可能突破傳統(tǒng)TSV的布局限制，通過更優(yōu)化的布線設(shè)計減少信號傳輸路徑的曲折和干擾，從而降低信號延遲和功耗。例如，可能采用新的層間互連方式，使數(shù)據(jù)在芯片堆疊層之間的傳輸更加直接高效。

HBM通過寬接口和并行傳輸實現(xiàn)高帶寬，創(chuàng)新方案可能進一步優(yōu)化通道數(shù)量和數(shù)據(jù)接口設(shè)計。比如增加通道數(shù)量，或者改進數(shù)據(jù)接口的信號傳輸機制，提高數(shù)據(jù)傳輸?shù)男屎头€(wěn)定性，在相同甚至更低的功耗下實現(xiàn)更高的帶寬。

在芯片堆疊與封裝層面，不同于HBM的堆疊方式，創(chuàng)新方案可能采用全新的芯片堆疊結(jié)構(gòu)，提高堆疊密度和穩(wěn)定性。例如，采用更緊密的堆疊方式，減少芯片之間的間隙，從而降低整體封裝尺寸和信號傳輸距離。

還可以通過改進封裝技術(shù)，提高芯片的散熱性能和電氣連接可靠性。例如，采用更高效的散熱材料和封裝結(jié)構(gòu)，及時將芯片產(chǎn)生的熱量散發(fā)出去，避免因過熱導(dǎo)致的性能下降和功耗增加；同時，優(yōu)化芯片與封裝基板之間的電氣連接，降低連接電阻，減少功耗。

據(jù)稱，英特爾與軟銀這種突破性設(shè)計不僅大幅提升能效比，更將為AI數(shù)據(jù)中心的綠色轉(zhuǎn)型提供關(guān)鍵技術(shù)支持。業(yè)內(nèi)專家指出，該技術(shù)若能成功商業(yè)化，將顯著降低AI計算的運營成本，對推動可持續(xù)發(fā)展具有重要意義。

為推進這一重大項目，雙方聯(lián)合成立了專門公司Saimemory，負責芯片的設(shè)計和專利管理。制造環(huán)節(jié)則委托專業(yè)代工廠完成，這種分工協(xié)作模式有望最大化研發(fā)效率。研發(fā)團隊將采用不同于現(xiàn)有HBM技術(shù)的布線方式，通過垂直堆疊多顆DRAM芯片，并改進芯片間的互連技術(shù)，實現(xiàn)至少大一倍的存儲容量，同時將耗電量減少40%以上。

根據(jù)項目規(guī)劃，研發(fā)團隊將在兩年內(nèi)完成芯片原型設(shè)計，之后啟動量產(chǎn)評估程序，目標是在本世紀二十年代末實現(xiàn)商業(yè)化應(yīng)用。項目總投資額預(yù)計達100億日元（約合5億元人民幣），其中軟銀作為領(lǐng)投方已承諾注資30億日元（約1.5億元人民幣）。

不過，盡管軟銀與英特爾在芯片設(shè)計和制造方面擁有豐富的經(jīng)驗和技術(shù)積累，但新型AI內(nèi)存芯片的研發(fā)仍面臨諸多技術(shù)挑戰(zhàn)，如這種創(chuàng)新的式DRAM芯片的良率控制、量產(chǎn)成本能否真正低于HBM等。

當然，隨著AI技術(shù)的廣泛應(yīng)用和數(shù)據(jù)中心規(guī)模的不斷擴大，高性能、低功耗的內(nèi)存技術(shù)需求將持續(xù)增長。如果新型AI內(nèi)存芯片能夠成功商業(yè)化并滿足市場需求，將具有廣闊的市場前景和商業(yè)價值。