ADC電路主要存在靜態(tài)仿真和動(dòng)態(tài)仿真兩類仿真,針對(duì)兩種不同的仿真,我們存在不同的輸入信號(hào)和不同的數(shù)據(jù)采樣,因此靜態(tài)仿真和動(dòng)態(tài)仿真是完全不同的兩個(gè)概念,所以設(shè)置的參數(shù)不同:
靜態(tài)參數(shù)仿真:
主要參數(shù)為INL DNL
輸入斜坡信號(hào)作為激勵(lì)
用WavevsWave 繪制出輸入模擬量和數(shù)字編碼之間的關(guān)系。利用calculator中的inl dnl函數(shù)進(jìn)行計(jì)算。
動(dòng)態(tài)參數(shù)仿真:
信噪比(SNR),信號(hào)噪聲失真比(SINAD),有效位數(shù)(ENOB),總諧波失真(THD),無(wú)雜散動(dòng)態(tài)范圍(SFDR);
SNR:信噪比是輸入信號(hào)和噪聲(不包括任何諧波以及直流) 的功率比,衡量器件內(nèi)部噪聲大小的基本參數(shù)。
SINAD:SINAD是輸入信號(hào)和所有輸出信號(hào)失真功率(包括諧波成分,不包括直流)比,它測(cè)量的是輸出信號(hào)所有傳遞函數(shù)非線性加上系統(tǒng)所有噪聲(量化、抖動(dòng)和假頻)的累積效果。
ENOB: 表示ADC在轉(zhuǎn)換過(guò)程中真正輸出有效的位數(shù)。
THD: 總諧波失真是輸入信號(hào)與系統(tǒng)所有諧波的總功率比,它可提供系統(tǒng)對(duì)稱和非對(duì)稱非線性產(chǎn)生的失真大小,用以表達(dá)其對(duì)信號(hào)的諧波含量的作用或者影響。
SFDR: 表示器件輸入和輸出之間的非線性
第一步:在ADC后面接一個(gè)理想的DAC(VerilogA實(shí)現(xiàn))。根據(jù)需求修改所需要的位數(shù)。
可以在cadence得ahdLib庫(kù)中找到dac_8bit_ideal元件參考
第二步:確定如何加激勵(lì)(滿足相干采樣情況下,設(shè)定輸入信號(hào)頻率)。
我這里使用編寫得程序進(jìn)行自動(dòng)計(jì)算
下面說(shuō)明手動(dòng)計(jì)算具體如何實(shí)現(xiàn):
1.確定采樣率
設(shè)ADC CLK的周期為40ns,即頻率為25MHz,設(shè)置采樣周期為8CLK,轉(zhuǎn)換周期是12CLK,因此采樣時(shí)間間隔為20CLK,從而采樣率為25M/20=1.25MSPS(1.25MHz)
采樣率=CLK的頻率除以(采樣周期+轉(zhuǎn)換周期)
(若采樣周期為4CLK,采樣率為25M/16=1.5625MSPS)
2.確定采樣點(diǎn)N和周期數(shù)M
采樣點(diǎn)取2^n,這樣可以進(jìn)行FFT分析。此處取M=3,N=128
3.確定AC分析的輸入頻率fin=fs*M/N
根據(jù)采樣定理,輸入頻率要小于1.25M/2=0.625MHz=625KHz。若M=3,取N=128,則fin=1.25M*3/128=29.296875KHz
4.確定仿真時(shí)間
如果采樣M個(gè)周期,每個(gè)周期時(shí)間1/fin,則:
T=M/fin=N/fs=128/1.25M=102.4us。仿真時(shí),稍微多點(diǎn)時(shí)間,保證后面分析時(shí),取數(shù)據(jù)取在非跳變處。比如仿真110us。由這個(gè)公式也可以看出,在采樣率確定的情況下,N越大需要的仿真時(shí)間越長(zhǎng),而與輸入信號(hào)頻率無(wú)關(guān)。
接下來(lái)就是在電路圖做好設(shè)置,就可以仿真啦。
如果仿真時(shí)間比較長(zhǎng),比如取4096個(gè)點(diǎn),那仿真時(shí)間可能無(wú)法接受。可以考慮使用多核
在ADE窗口中:Setup>Environment,彈出如下窗口,加上:
+mt=20 +aps
仿真完成后,波形大概如下:
從圖中可以看出,正弦信號(hào)經(jīng)過(guò)ADC轉(zhuǎn)換,再經(jīng)過(guò)理想DAC的轉(zhuǎn)換,基本靠譜。
第三步:設(shè)置參數(shù)并查看結(jié)果
得到瞬態(tài)仿真波形后,接下來(lái)就是對(duì)信號(hào)進(jìn)行頻譜分析。
分析方法可以采用:
1. Cadence Spectrum工具2.MATLAB計(jì)算
下面說(shuō)明在利用cadence的spectrum工具進(jìn)行參數(shù)分析
開始時(shí)間:t0,結(jié)束時(shí)間:t0+M/ft
2.MATLAB計(jì)算
選中仿真出的輸出信號(hào)波形-右鍵-send to-export,
選擇格式為csv,start從一個(gè)穩(wěn)定時(shí)刻開始,end默認(rèn)就可以,step就是1/fs,比如50M,step就是20n,然后導(dǎo)出文件。
打開matlab代碼main,修改讀取的文件,運(yùn)行得到ADC的輸出頻譜圖及相關(guān)動(dòng)態(tài)性能參數(shù)值。
-
matlab
+關(guān)注
關(guān)注
189文章
3001瀏覽量
234161 -
adc
+關(guān)注
關(guān)注
99文章
6709瀏覽量
549248 -
仿真
+關(guān)注
關(guān)注
52文章
4289瀏覽量
135878 -
函數(shù)
+關(guān)注
關(guān)注
3文章
4381瀏覽量
64904
原文標(biāo)題:ADC參數(shù)仿真
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Protel DXP 的電路仿真設(shè)計(jì)
請(qǐng)問動(dòng)態(tài)功耗怎么仿真呢?
靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)
如何對(duì)數(shù)碼管的靜態(tài)顯示和動(dòng)態(tài)顯示進(jìn)行Proteus仿真呢
LTspice的瞬態(tài)仿真為什么先計(jì)算電路的靜態(tài)工作點(diǎn)?
機(jī)構(gòu)動(dòng)態(tài)仿真
MATLAB通信仿真及應(yīng)用實(shí)例詳解
基于multisim調(diào)頻仿真電路圖及波形圖詳解

評(píng)論