一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Inphi借助Cadence技術(shù)完成7nm全芯片扁平化設(shè)計流片

Cadence楷登 ? 來源:Cadence楷登 ? 2025-06-06 09:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Inphi 是高速數(shù)據(jù)移動互連領(lǐng)域的領(lǐng)導(dǎo)者,致力于在全球范圍內(nèi)、數(shù)據(jù)中心之間以及數(shù)據(jù)中心內(nèi)部快速傳輸大數(shù)據(jù)。

我們在所有先進(jìn)工藝節(jié)點項目中都采用了 Tempus ECO 和 Tempus Signoff。由于設(shè)計規(guī)模龐大,我們選擇運(yùn)行扁平化靜態(tài)時序分析 (STA),并充分利用 Tempus 的DSTA和 CMMMC 功能。這使得我們的設(shè)計人員能夠更快地完成簽核,從而滿足產(chǎn)品上市時間的要求。由于高度的相關(guān)性,Tempus 解決方案還能與Innovus Implementation更快地收斂,并實現(xiàn)更好的 PPA(功耗、性能、面積)。我們的設(shè)計人員可以充滿信心地使用 Tempus ECO 和 Signoff 進(jìn)行簽核?!こ谈笨偛肳EIKAI SUN

挑戰(zhàn)

●需要在 500GB 內(nèi)存的機(jī)器上進(jìn)行全芯片扁平化簽核。

●在相同的機(jī)器上,STA 幾乎耗盡所有內(nèi)存才能完成單個工藝角的分析。

●需要同時運(yùn)行多種模式和多個工藝角,而非僅單個工藝角。

優(yōu)勢

●將 Tempus ECO 集成到 Innovus Implementation 系統(tǒng)并結(jié)合 Quantus 寄生參數(shù)提取解決方案,減少了迭代次數(shù)。

●盡管大部分功耗優(yōu)化是在 Genus Synthesis 綜合解決方案中完成的,但仍然實現(xiàn)了額外的 5% 功耗降低。

●使用 DSTA 在合理的時間內(nèi)完成了 CMMMC 的扁平化處理。

CMMMC 具有大約 25 個用于建立時間和保持時間分析的視圖,這極大地提高了我們按計劃完成流片的效率。

與單工藝角 STA 相比,運(yùn)行時間縮短了 50%(DSTA CMMMC 運(yùn)行并生成報告耗時約 10 小時;單工藝角 STA 耗時超過 20 小時)。

●由于 Innovus、ECO 和 Signoff 共享簽核引擎,因此具有更好的相關(guān)性,從而可以最大程度地縮短設(shè)計收斂時間。

●由于具備頂層范圍,易于使用,因此能夠更快地修復(fù)頂層接口,并減少所需的許可證數(shù)量。

●在從設(shè)計周期開始到流片完成的整個過程中,Cadence 工程師都提供了卓越的支持。

設(shè)計

●7nm

●使用 SOCV

●使用 16CPU

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11080

    瀏覽量

    217160
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    684

    瀏覽量

    29466
  • Cadence
    +關(guān)注

    關(guān)注

    67

    文章

    975

    瀏覽量

    144444

原文標(biāo)題:Inphi 通過 Tempus Timing Signoff 完成 7nm 全芯片扁平化設(shè)計流片,縮短了產(chǎn)品上市時間

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實現(xiàn)成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實現(xiàn)首次成功。這一里程碑彰顯了我們持續(xù)提供高性能車
    的頭像 發(fā)表于 04-16 10:17 ?295次閱讀
    <b class='flag-5'>Cadence</b> UCIe IP在Samsung Foundry的5<b class='flag-5'>nm</b>汽車工藝上實現(xiàn)<b class='flag-5'>流</b><b class='flag-5'>片</b>成功

    【「芯片通識課:一本書讀懂芯片技術(shù)」閱讀體驗】芯片如何設(shè)計

    設(shè)計人員借助EDA軟件可以把各種電子元器件安排到極小的硅片上,并連接成及其復(fù)雜的電路。當(dāng)前全球EDA市場主要有Synopsys、Cadence和Siemens EDA三家廠商把持。 芯片IP
    發(fā)表于 03-29 20:57

    芯片失敗都有哪些原因

    最近和某行業(yè)大佬聊天的時候聊到芯片失敗這件事,我覺得這是一個蠻有意思的話題,遂在網(wǎng)上搜集了一些芯片
    的頭像 發(fā)表于 03-28 10:03 ?616次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>失敗都有哪些原因

    聯(lián)發(fā)科采用AI驅(qū)動Cadence工具加速2nm芯片設(shè)計

    近日,全球知名的EDA(電子設(shè)計自動)大廠Cadence宣布了一項重要合作成果:聯(lián)發(fā)科(MediaTek)已選擇采用其人工智能驅(qū)動的Cadence Virtuoso Studio和Spectre X Simulator工具,在
    的頭像 發(fā)表于 02-05 15:22 ?663次閱讀

    芯片的基礎(chǔ)知識

    在當(dāng)今科技迅猛發(fā)展的時代,半導(dǎo)體芯片的創(chuàng)新已成為推動各行各業(yè),尤其是汽車行業(yè)進(jìn)步的關(guān)鍵力量。隨著智能駕駛技術(shù)的興起,對高性能芯片的需求正迅速增長。 7月27日,蔚來汽車公司在NIO I
    的頭像 發(fā)表于 12-24 09:39 ?1724次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>的基礎(chǔ)知識

    Cadence推出基于Arm的系統(tǒng)Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統(tǒng)級小芯片(Chiplet)開發(fā)成功并,這是一項突破性成就。這項創(chuàng)新標(biāo)志著芯片
    的頭像 發(fā)表于 11-28 15:35 ?706次閱讀
    <b class='flag-5'>Cadence</b>推出基于Arm的系統(tǒng)Chiplet

    層次扁平化結(jié)構(gòu)原理圖設(shè)計,哪個更適合我?

    “ ?通常來說 KiCad 更建議使用層次的設(shè)計,因為這樣結(jié)構(gòu)更清晰,也方便設(shè)計復(fù)用。?對于簡單的系統(tǒng),扁平化設(shè)計也很容易實現(xiàn);但將復(fù)雜的系統(tǒng)設(shè)計成扁平化卻并不那么容易。 ” 什么是扁平化
    的頭像 發(fā)表于 11-12 12:20 ?892次閱讀
    層次<b class='flag-5'>化</b>或<b class='flag-5'>扁平化</b>結(jié)構(gòu)原理圖設(shè)計,哪個更適合我?

    世芯電子成功2nm測試芯片

    近日,高性能ASIC設(shè)計服務(wù)領(lǐng)域的領(lǐng)先企業(yè)世芯電子(Alchip)宣布了一項重大技術(shù)突破——成功了一款2nm測試芯片。這一里程碑式的成就
    的頭像 發(fā)表于 11-01 17:21 ?1453次閱讀

    傳理想汽車智能駕駛SoC芯片年底前完成

    據(jù)業(yè)內(nèi)消息人士透露,理想汽車正加速推進(jìn)其智能駕駛SoC芯片的研發(fā)進(jìn)程,并計劃在2024年底前完成工作。此舉標(biāo)志著理想汽車在自主開發(fā)自動駕駛芯片
    的頭像 發(fā)表于 10-09 17:30 ?921次閱讀

    所謂的7nm芯片上沒有一個圖形是7nm

    最近網(wǎng)上因為光刻機(jī)的事情,網(wǎng)上又是一陣熱鬧。好多人又開始討論起28nm/7nm的事情了有意無意之間,我也看了不少網(wǎng)上關(guān)于國產(chǎn)自主7nm工藝的文章。不過這些文章里更多是抒情和遐想,卻很少有人針對
    的頭像 發(fā)表于 10-08 17:12 ?836次閱讀
    所謂的<b class='flag-5'>7nm</b><b class='flag-5'>芯片</b>上沒有一個圖形是<b class='flag-5'>7nm</b>的

    消息稱小鵬汽車自研智駕芯片成功

    小鵬汽車近期傳來振奮人心的消息,其自主研發(fā)的智能駕駛芯片已成功完成,標(biāo)志著小鵬在核心技術(shù)自研領(lǐng)域邁出了堅實的一步。據(jù)知情人士透露,這款小
    的頭像 發(fā)表于 08-28 15:37 ?917次閱讀

    小鵬汽車自主研發(fā)的智能駕駛芯片已順利完成階段

    8月27日,最新行業(yè)資訊顯示,小鵬汽車在智能駕駛技術(shù)領(lǐng)域取得重大突破,其自主研發(fā)的智能駕駛芯片已順利完成階段,標(biāo)志著這一關(guān)鍵
    的頭像 發(fā)表于 08-27 14:32 ?1755次閱讀

    芯片設(shè)計、驗證、成本的那些事

    前言我們聊聊芯片設(shè)計、、驗證、制造、成本的那些事;對于芯片設(shè)計來說就是參加一次大考。
    的頭像 發(fā)表于 08-09 08:11 ?3013次閱讀
    <b class='flag-5'>芯片</b>設(shè)計<b class='flag-5'>流</b><b class='flag-5'>片</b>、驗證、成本的那些事

    蔚來神璣5nm智駕芯片成功

    在日前舉辦的2024蔚來創(chuàng)新科技日上,蔚來汽車董事長李斌宣布,全球首顆車規(guī)級5納米高性能智駕芯片蔚來神璣 NX9031成功。
    的頭像 發(fā)表于 07-31 11:10 ?934次閱讀

    蔚來神璣5nm智駕芯片成功,引領(lǐng)智能駕駛新紀(jì)元

    在萬眾矚目的2024蔚來創(chuàng)新科技日上,蔚來汽車董事長李斌向全球宣布了一項重大技術(shù)突破:蔚來自主研發(fā)的全球首顆車規(guī)級5納米高性能智能駕駛芯片——神璣NX9031,已成功完成
    的頭像 發(fā)表于 07-29 11:30 ?1668次閱讀