這些日子一直在設(shè)計(jì)自己的Cyclone V SoC開(kāi)發(fā)板,由于我們這種散兵游勇,是斷然沒(méi)有廠家和代理技術(shù)支持的,因此只能找各種現(xiàn)成方案參考。
其實(shí)Cyclone V SoC芯片的外圍電路設(shè)計(jì)不難,無(wú)非就是DDR3、千兆以太網(wǎng)PHY、USB PHY、USB轉(zhuǎn)串口。但是除了這些功能電路外,更重要的應(yīng)該是電源電路了。
以DE0-Nano-SoC為參考,一個(gè)板子上,總共涉及到了5V、9V、3.3V、1.1V、1.2V、1.5V、1.8V、2.5V、以及DDR的VTT和VREF這10種電壓。嚇?biāo)纻€(gè)人哦。
一直都聽(tīng)說(shuō)電源設(shè)計(jì)很重要,一看到這么多電源,瞬間有種慫了的感覺(jué)。不過(guò),再怎么麻煩,該解決的問(wèn)題還是要解決的。
由于市面上Cyclone V SoC的板子真心不多,而DE0-Nano-SoC作為一個(gè)功能最簡(jiǎn)單的板子,就以他的電源方案作為參考了。
5V:這個(gè)好說(shuō),作為整板的供電輸入,使用一個(gè)10W電源供電
9V/1A:這個(gè)9V在這個(gè)板子上貌似是給LTC的DAC外接板用的,使用了一個(gè)Boost升壓電路,與核心系統(tǒng)無(wú)關(guān),暫時(shí)不考慮
3.3V/3A:幾乎板子上每個(gè)芯片都需要3.3V供電,而且有些排針接口還要對(duì)外供電,因此設(shè)計(jì)一個(gè)3A的輸出沒(méi)什么疑問(wèn)。
1.1V/3A:這個(gè)電源可以看到,在輸出時(shí)分成了兩個(gè)名字,一個(gè)叫VCCINT_FPGA,一個(gè)叫VCC1P1_HPS,既然是要給FPGA內(nèi)核和HPS同時(shí)供電,設(shè)計(jì)3A的電流也無(wú)可厚非了。只是事實(shí)上應(yīng)該還有壓縮的空間,但是沒(méi)必要了。
1.2V/1.1A:這個(gè)在原理圖里面搜索了下,僅僅是給以太網(wǎng)PHY芯片做內(nèi)核供電用的,而根據(jù)以太網(wǎng)芯片手冊(cè)里面的描述,以太網(wǎng)的內(nèi)核供電工作電流典型值如下表所示,可以看到,千兆全雙工100%使用率下也才221mA,所以個(gè)人認(rèn)為這個(gè)地方的1.2V/1.1A的電源設(shè)計(jì)太浪費(fèi)了,而且一般的以太網(wǎng)PHY芯片都自帶LDO控制腳,使用一個(gè)AO3415的MOS管就能自給自足了。因此這個(gè)1.2V/1.1A設(shè)計(jì)性價(jià)比不高。
1.5V/2.2A:真有錢(qián),用了2個(gè)1.1A的LDO并聯(lián)得到2.2A輸出。這個(gè)電源是給DDR3芯片供電用的,既然都達(dá)到2.2A的電流輸出了,為啥不用DCDC,而要用兩個(gè)LDO并聯(lián)呢?難道DDR3不能用DCDC供電?還是這里只是單純?yōu)榱怂⑺⒋嬖诟??另外也想知道?顆DDR3的功耗大概在多少,有必要用到2.2A的電流嗎?
1.8V/1.1A:在原理圖上查找了下,這個(gè)供電主要作用有兩個(gè),一個(gè)是給PLL芯片供電,輸出多路時(shí)鐘,供FPGA和HPS時(shí)鐘,另一個(gè)是給板載的USB Blaster II下載器的核心芯片EPM570型CPLD做內(nèi)核供電。因此實(shí)際也與Cyclone V SOC芯片無(wú)關(guān)。
2.5V/3A:最后,就是把我深深迷惑到的2.5V/3A這個(gè)電源了。最開(kāi)始一直在找這個(gè)2.5V究竟給哪個(gè)地方供電了,查了一圈,發(fā)現(xiàn)只是基本全部連接到SoC FPGA的管腳上了。心想,不至于吧。
一個(gè)FPGA芯片,要一個(gè)2.5V/3A的電源干什么,內(nèi)核也才3A啊。很早之前設(shè)計(jì)原理圖時(shí)候就卡在這里了,一直想不通,甚至由此對(duì)Cyclone V SOC芯片的電源電路設(shè)計(jì)產(chǎn)生了畏懼,一直不敢去面對(duì),直到今天再次翻出來(lái)看,才一拍大腿,恍然大悟。
原來(lái)板子上的其他的1.2V/1.1A、1.8V/1.1A、1.5V/2.2A電源全是用的這個(gè)2.5V作為輸入的。感情是為了降低電源耗散。所以這個(gè)2.5V/3A的電源設(shè)計(jì)出來(lái)主要不是給芯片用的,是給其他的LDO電源做輸入的。初步計(jì)算了下:
其他所有使用2.5V作為輸入的電源電路的設(shè)計(jì)功率為1.2*1.1+1.8*1.1+1.5*2.2=1.32+1.98+3.3=6.6W,而2.5V/3A的設(shè)計(jì)功率為7.5W,意思是只有0.9W留給了SOC芯片,換算下來(lái)電流就是360mA,這,這,這用一個(gè)常用的LDO就解決了嘛。至此,總算是想通了。
-
電源電路
+關(guān)注
關(guān)注
48文章
1013瀏覽量
66091 -
開(kāi)發(fā)板
+關(guān)注
關(guān)注
25文章
5686瀏覽量
104920
原文標(biāo)題:DE0-Nano-SoC開(kāi)發(fā)板詭異的電源電路方案設(shè)計(jì)分析
文章出處:【微信號(hào):gh_bee81f890fc1,微信公眾號(hào):面包板社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
基于DE1-SOC開(kāi)發(fā)板的oneAPI實(shí)驗(yàn)教程(2)

Altera DE0 Nano FPGA 開(kāi)發(fā)板 二手 轉(zhuǎn)讓 出售
尋專業(yè)人士做個(gè)單片機(jī)語(yǔ)音放大電路,加我QQ***
BearPi-HM_Nano 開(kāi)發(fā)板介紹
請(qǐng)問(wèn)NANO100系列那些外設(shè)支持PDMA功能?
Altera DE2 開(kāi)發(fā)板測(cè)試說(shuō)明
Mouser供貨Terasic開(kāi)發(fā)套件 專為Altera SoC FPGA而設(shè)
如何在DE1-SOC開(kāi)發(fā)板上搭建NIOS II處理器運(yùn)行UCOS
ADI開(kāi)發(fā)板擴(kuò)展DE10-Nano 套件功能
Mouser供貨Terasic開(kāi)發(fā)套件,專為Altera SoC FPGA而設(shè)
ALTERA公司的DE1 SoC FPGA開(kāi)發(fā)板的培訓(xùn)教程免費(fèi)下載

DE1O Nano SoC開(kāi)發(fā)板的用戶手冊(cè)免費(fèi)下載

Arduino Nano V3.0開(kāi)發(fā)板的電路原理圖和PCB工程文件免費(fèi)下載
在友晶DE1-SOC開(kāi)發(fā)板實(shí)現(xiàn)Chirikov標(biāo)準(zhǔn)映射求解器

評(píng)論