No.1引言

隨著現(xiàn)代電子系統(tǒng)的不斷發(fā)展，時鐘管理成為影響系統(tǒng)性能、穩(wěn)定性和電磁兼容性（EMI）的關鍵因素之一。在FPGA設計中，PLL因其高精度、靈活性和可編程性而得到廣泛應用，本文將深入探討PLL技術在FPGA中的動態(tài)調頻與展頻功能應用。

No.2PLL技術基礎

PLL（Phase-Locked Loop，相位鎖定環(huán)）是一種反饋控制系統(tǒng)，用于生成和穩(wěn)定時鐘信號。它主要由鑒相器（PD）、環(huán)路濾波器（LF）、壓控振蕩器（VCO）和分頻器組成。PLL通過不斷調整VCO的輸出頻率，使其與參考時鐘信號保持穩(wěn)定的相位關系，從而實現(xiàn)高精度的時鐘合成。

在FPGA中，PLL模塊提供了可靠的時鐘管理與綜合功能，支持精準分頻和動態(tài)調頻。通過PLL，F(xiàn)PGA可以生成多個不同頻率的時鐘信號，滿足復雜系統(tǒng)對時鐘資源的需求。

No.3動態(tài)調頻功能應用

動態(tài)調頻是指通過編程方式實時調整PLL輸出時鐘的頻率。這一功能在需要靈活配置時鐘頻率的應用場景中尤為重要，如通信系統(tǒng)中的頻率跳變、測試設備中的時鐘校準等。

在Seal 系列FPGA中，動態(tài)調頻功能通過WISHBONE數(shù)據(jù)總線實現(xiàn)。用戶可以通過編程方式動態(tài)調整PLL的分頻系數(shù)，從而改變輸出時鐘的頻率。這一過程無需對FPGA工程進行反復編譯和配置，大大提高了開發(fā)效率。

WISHBONE數(shù)據(jù)總線時序

通過配置PLL的動態(tài)調頻功能，用戶可以根據(jù)系統(tǒng)需求實時調整時鐘頻率。例如，在無線通信系統(tǒng)中，可以根據(jù)信道切換的需求動態(tài)調整本地振蕩器的頻率，實現(xiàn)快速頻率跳變。

No.4展頻功能應用

展頻時鐘（Spread Spectrum Clocking, SSC）技術是一種通過動態(tài)調整時鐘頻率來降低電磁干擾（EMI）的方法。它將時鐘信號的頻譜能量分散到一定的頻率范圍內，從而降低在單一頻點上的峰值能量，減少電磁干擾。

例如，在智多晶的SA5Z- 30 FPGA中，展頻功能通過PLL的精準分頻和動態(tài)配置實現(xiàn)。用戶可以通過編程方式動態(tài)調整PLL參數(shù)，從而改變輸出時鐘的頻率。通過周期性地調整這些參數(shù)，可以實現(xiàn)時鐘信號的展頻效果，可以有效降低時鐘信號的電磁干擾，提高系統(tǒng)的電磁兼容性。在高性能計算系統(tǒng)中，可以通過展頻技術減少時鐘信號對其他敏感電路的干擾，提高系統(tǒng)的整體穩(wěn)定性。

沒有啟動SSC功能時，對125 MHz時鐘信號進行測試，此時看示波器FFT圖，可以看出時鐘頻率在125 MHz集中，容易產(chǎn)生電磁干擾（EMI）的風險。

未啟動展頻信號測試

SSC功能打開，測試展頻后的125 MHz時鐘信號，查看FFT圖，時鐘頻率分散在125 MHz附近，從而降低了電磁干擾（EMI）的風險。

啟動展頻信號測試

No.5結論

PLL技術在FPGA中的動態(tài)調頻與展頻功能應用為現(xiàn)代電子系統(tǒng)設計提供了強大的支持。通過靈活配置PLL參數(shù)，用戶可以實現(xiàn)實時調整時鐘頻率和降低電磁干擾的目標，滿足復雜系統(tǒng)對時鐘資源的高要求。隨著技術的不斷發(fā)展，PLL技術將在更多領域發(fā)揮重要作用，推動電子系統(tǒng)的性能提升和創(chuàng)新發(fā)展。

本文基于西安智多晶微電子有限公司提供的《AN05104_SA5Z-30 SA5Z-30 PLL展頻功能應用指導》和《AN05001_Seal 5000 FPGA PLL動態(tài)調頻應用指導》兩篇技術文檔編寫，技術文檔可在智多晶微電子有限公司官網(wǎng)進行查閱。希望本文能對您在FPGA設計和開發(fā)中有所幫助。如果對PLL在FPGA中的使用有疑問，歡迎咨詢西安智多晶微電子有限公司的技術支持團隊！