一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

閂鎖效應(yīng)的形成原理和測(cè)試流程

上海季豐電子 ? 來源:上海季豐電子 ? 2025-07-03 16:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01Latch up概念

在CMOS電路中,存在寄生的PNP和NPN晶體管,它們相互影響在VDD與GND間產(chǎn)生一低阻通路,形成大電流,燒壞芯片,這就是閂鎖效應(yīng),簡稱latch-up。

02重要性

隨著IC特征尺寸越來越小,集成度越來越高,閂鎖效應(yīng)發(fā)生的可能性越來越高,這個(gè)現(xiàn)象極為重要,因?yàn)樗锌赡軐?dǎo)致整個(gè)芯片徹底報(bào)廢。所以,在質(zhì)量檢測(cè)(QUAL測(cè)試)中,latch-up是一個(gè)必須檢查的項(xiàng)目,而且它和靜電放電(ESD)防護(hù)也是密切相關(guān)的

03形成原理

晶體管之間存在PN結(jié)。當(dāng)一個(gè)PNP晶體管的集電極連接到NPN晶體管的基極時(shí),如果結(jié)反向偏置電壓超過一定閾值,就會(huì)發(fā)生Latch-up現(xiàn)象,如圖表1所示。

cefe4136-5343-11f0-b715-92fbcf53809c.jpg

▲圖表1

正常工作情況下,三極管是截止的,不會(huì)發(fā)生Latch up現(xiàn)象。受到外界來自電源,I/O,ESD靜電泄放的干擾時(shí),當(dāng)一個(gè)PNP晶體管被激活時(shí),它通過連接的NPN晶體管的基極轉(zhuǎn)導(dǎo)電流,導(dǎo)致NPN晶體管也被激活,形成一個(gè)正反饋回路,電流在這個(gè)結(jié)構(gòu)里面不斷放大,最終超過芯片承受范圍,使得芯片被燒壞。

cf13b8fe-5343-11f0-b715-92fbcf53809c.jpg

▲圖表2

圖中電路結(jié)構(gòu)左半部分相當(dāng)于一個(gè)P管放大電路,右半部分相當(dāng)于一個(gè)N管放大電路,且它們的輸入輸出首尾相連,形成一個(gè)正反饋環(huán)路。當(dāng)受到干擾時(shí),PNP管打開,PNP管輸出端產(chǎn)生電流I1,I1流經(jīng)NPN管放大成I2又輸入到PNP管的基極,從而導(dǎo)致PNP管的輸出端電流I1繼續(xù)增加,I1增加又導(dǎo)致經(jīng)NPN管放大后的I2增加,從而形成正反饋環(huán)路,電流不斷增加。

電路中出現(xiàn)一個(gè)低電阻的路徑(圖表2紅色線條所示),導(dǎo)致異常電流流過,這會(huì)導(dǎo)致電路失去控制,可能導(dǎo)致器件的損壞或電路功能的失效。

04測(cè)試流程

Latch-up測(cè)試是集成電路可靠性測(cè)試的重要項(xiàng)目之一,主要用于檢測(cè)芯片在異常電壓或電流條件下是否會(huì)出現(xiàn)閂鎖效應(yīng)(Latch-up)。

1測(cè)試標(biāo)準(zhǔn)

Latch up測(cè)試主要依據(jù)JESD78F標(biāo)準(zhǔn)進(jìn)行測(cè)試,該標(biāo)準(zhǔn)中將Latch-up測(cè)試分為電流測(cè)試(I-test) 和電壓測(cè)試(V-test)。

2測(cè)試準(zhǔn)備條件

(1)測(cè)試溫度(室溫25℃或特殊溫度);

(2)芯片引腳定義(POWER , GND , INPUT, OUTPUT ,I/O) ;

(3)供電引腳(POWER)及IO引腳(INPUT, OUTPUT ,I/O) 的最大工作電壓。

3測(cè)試內(nèi)容

cf1f16a4-5343-11f0-b715-92fbcf53809c.png

▲圖表3

上表為測(cè)試閂鎖效應(yīng)的條件及分類:正向電流測(cè)試≥100 mA ;負(fù)電流測(cè)試≥ -100 mA ;電壓測(cè)試1.5VCCmax或者M(jìn)SV, 其中MSV表示(Maximum Stress Voltage)最大允許工作電壓。

電流測(cè)試 I-test,用于測(cè)試非電源管腳;電壓測(cè)試 V-test 用于測(cè)試電源管腳。其中I-test又有正向注入/負(fù)向抽取兩種,正向注入電流會(huì)使得端口電壓升高,負(fù)向抽取電流會(huì)使得端口電壓降低。

V-test的測(cè)試流程

(1)對(duì)所有輸出和I/O懸空,所有輸入管腳置于高電平偏置,所有VDD分別加電為對(duì)應(yīng)的Vmax電壓,測(cè)量各VDD到GND的漏電流I-pre。

(2)對(duì)待測(cè)管腳施加V-test源,觸發(fā)電壓取1.5×VCCmax或MSV,觸發(fā)時(shí)間一般取10ms。

(3)去除觸發(fā)源后將被測(cè)管腳復(fù)原,測(cè)量漏電流I-post,進(jìn)行失效判斷。

(如果I-pre≤25mA, 失效標(biāo)準(zhǔn)為I-post> I-pre+ 10 mA;如果I-pre> 25 mA,失效標(biāo)準(zhǔn)為I-post> 1.4 × I-pre)

(4)如果沒有發(fā)生Latch-up,對(duì)所有輸出和I/O懸空,將所有輸入管腳都置于低電平偏置,所有VDD分別加電為對(duì)應(yīng)的Vmax電壓,測(cè)量各VDD到GND的漏電流I-pre,重復(fù)實(shí)驗(yàn)。

(5)重復(fù)以上步驟,直到每個(gè)電源Vsupply管腳(或管腳組合)都通過測(cè)試。

cf407510-5343-11f0-b715-92fbcf53809c.png

cf55d3a6-5343-11f0-b715-92fbcf53809c.png

▲圖表4

圖表4為V-test波形。

I-test的測(cè)試流程

(1) 對(duì)所有非待測(cè)的輸出和I/O懸空,所有輸入管腳置于高電平偏置,所有VDD分別置于對(duì)應(yīng)的Vmax電壓

(2)測(cè)量各VDD到GND的漏電流I-pre。

(3)對(duì)待測(cè)管腳施加I-test源,正電流觸發(fā)限壓取該測(cè)試管腳的1.5 × VmaxOP,負(fù)電流觸發(fā)限壓取該測(cè)試管腳的-0.5×Vmax,觸發(fā)時(shí)間一般取10ms。

(4)去除觸發(fā)源后將被測(cè)管腳復(fù)原,測(cè)量漏電流I-post,進(jìn)行失效判斷。

(如果I-pre≤25mA, 失效標(biāo)準(zhǔn)為I-post> I-pre+ 10 mA;如果I-pre> 25 mA,失效標(biāo)準(zhǔn)為I-post> 1.4 × I-pre)

(5)如果沒有發(fā)生Latch-up,對(duì)所有未接受測(cè)試的輸出和I/O懸空,將所有輸入管腳都置于低電平偏置,所有VDD分別加電為對(duì)應(yīng)的Vmax電壓,測(cè)量各VDD到GND的漏電流I-pre,重復(fù)實(shí)驗(yàn)。

(6)重復(fù)以上步驟,直到所有IO管腳都通過測(cè)試(除待測(cè)試管腳外的其他非輸入的IO管腳均懸空)。

cf712a0c-5343-11f0-b715-92fbcf53809c.png

cf7aa9c4-5343-11f0-b715-92fbcf53809c.png

▲圖表5

圖表5為I-test的正電流及負(fù)電流測(cè)試波形

特殊功能管腳

某些芯片會(huì)具有特殊的功能管腳,例如LDO管腳既可作為電源管腳也可作為輸出管腳,這些芯片的管腳能為其他芯片或器件提供偏置。而針對(duì)這類管腳,使用I-test還是V-test需要根據(jù)實(shí)際應(yīng)用情況來確定。

北京季峰檢測(cè)技術(shù)有限公司ESD 實(shí)驗(yàn)室始終秉持科學(xué)、嚴(yán)謹(jǐn)、專業(yè)的態(tài)度,致力于為廣大客戶提供一流的 HBM、MM、Latch-up 檢測(cè)認(rèn)證服務(wù)。我們深知產(chǎn)品質(zhì)量和可靠性對(duì)于企業(yè)的重要性,因此不斷提升自身技術(shù)水平和服務(wù)能力,與您攜手共進(jìn),共同應(yīng)對(duì)電子產(chǎn)品在靜電和閂鎖效應(yīng)方面的挑戰(zhàn)。選擇北京季峰 ESD 實(shí)驗(yàn)室,就是選擇放心,選擇品質(zhì),讓我們一起為打造更可靠、更耐用的電子產(chǎn)品而努力。

北京季峰檢測(cè)技術(shù)有限公司是上海季豐的控股子公司,位于北京市海淀區(qū)豐豪東路9號(hào)院2D樓。

主要服務(wù)能力:

(1)ESD測(cè)試:HBM、CDM、MM、Latchup;

(2)失效分析:開蓋、去層、研磨、2D/3D OM、2D X-Ray、手動(dòng)探針臺(tái)、SAT、IV curve測(cè)試、WireBonding、Thermal、InGaAs、OBIRCH、SEM/EDS、DB FIB、Nanoprober、TEM等;

同時(shí)可承接RA、ATE LB、可靠性板子設(shè)計(jì)制作、ASSY快速封裝、材料分析、ATE回測(cè)及測(cè)試程序開發(fā)、車規(guī)可靠性實(shí)驗(yàn)等業(yè)務(wù),交由上海季豐完成。

北京季峰不僅為您提供一站式的實(shí)驗(yàn)服務(wù),還有上門取送件等快速、專業(yè)、優(yōu)質(zhì)的增值服務(wù),歡迎前來咨詢委案。

季豐電子

季豐電子成立于2008年,是一家聚焦半導(dǎo)體領(lǐng)域,深耕集成電路檢測(cè)相關(guān)的軟硬件研發(fā)及技術(shù)服務(wù)的賦能型平臺(tái)科技公司。公司業(yè)務(wù)分為四大板塊,分別為基礎(chǔ)實(shí)驗(yàn)室、軟硬件開發(fā)、測(cè)試封裝和儀器設(shè)備,可為芯片設(shè)計(jì)、晶圓制造封裝測(cè)試、材料裝備等半導(dǎo)體產(chǎn)業(yè)鏈和新能源領(lǐng)域公司提供一站式的檢測(cè)分析解決方案。

季豐電子通過國家級(jí)專精特新“小巨人”、國家高新技術(shù)企業(yè)、上海市“科技小巨人”、上海市企業(yè)技術(shù)中心、研發(fā)機(jī)構(gòu)、公共服務(wù)平臺(tái)等企業(yè)資質(zhì)認(rèn)定,通過了ISO9001、 ISO/IEC17025、CMA、CNAS、IATF16949、ISO/IEC27001、ISO14001、ISO45001、ANSI/ESD S20.20等認(rèn)證。公司員工超1000人,總部位于上海,在浙江、北京、深圳、成都等地設(shè)有子公司。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • ESD
    ESD
    +關(guān)注

    關(guān)注

    50

    文章

    2288

    瀏覽量

    175632
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10013

    瀏覽量

    141460
  • NPN
    NPN
    +關(guān)注

    關(guān)注

    11

    文章

    2674

    瀏覽量

    49291
  • 閂鎖效應(yīng)
    +關(guān)注

    關(guān)注

    1

    文章

    34

    瀏覽量

    9524

原文標(biāo)題:閂鎖效應(yīng)—Latch up

文章出處:【微信號(hào):zzz9970814,微信公眾號(hào):上海季豐電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    CMOS的閂鎖效應(yīng):Latch up的原理分析

    本篇主要針對(duì)CMOS電平,詳細(xì)介紹一下CMOS的閂鎖效應(yīng)。 1、Latch up 閂鎖效應(yīng)是指CMOS電路中固有的寄生可控硅結(jié)構(gòu)(雙極晶體管)被觸發(fā)導(dǎo)通,在電源和地之間存在一個(gè)低阻抗大電流通路,導(dǎo)致
    的頭像 發(fā)表于 12-23 16:06 ?6w次閱讀
    CMOS的<b class='flag-5'>閂鎖效應(yīng)</b>:Latch up的原理分析

    淺談IGBT的閂鎖效應(yīng)

    閂鎖(Lanch-up)效應(yīng),一般我們也可以稱之為擎住效應(yīng),是由于IGBT超安全工作區(qū)域而導(dǎo)致的電流不可控現(xiàn)象,當(dāng)然,閂鎖效應(yīng)更多的是決定于IGBT芯片本身的構(gòu)造。實(shí)際工作中我們可能很少聽到一種失效率,閂鎖失效,今天我們就來聊一
    發(fā)表于 04-06 17:32 ?3318次閱讀
    淺談IGBT的<b class='flag-5'>閂鎖效應(yīng)</b>

    閂鎖效應(yīng)(Latch-up)原理及其抑制方法解析

    閂鎖效應(yīng):實(shí)際上是由于CMOS電路中基極和集電極相互連接的兩個(gè)BJT管子(下圖中,側(cè)面式NPN和垂直式PNP)的回路放大作用形成
    的頭像 發(fā)表于 12-01 14:10 ?2.3w次閱讀
    <b class='flag-5'>閂鎖效應(yīng)</b>(Latch-up)原理及其抑制方法解析

    如何正確選用SCR架構(gòu)TVS以避免閂鎖效應(yīng)

    AMAZINGIC晶焱科技如何正確選用SCR架構(gòu)TVS以避免閂鎖效應(yīng)
    的頭像 發(fā)表于 08-12 18:31 ?1808次閱讀
    如何正確選用SCR架構(gòu)TVS以避免<b class='flag-5'>閂鎖效應(yīng)</b>

    閂鎖效應(yīng)的工作原理

    LU是 Latch Up的簡寫,即閂鎖效應(yīng),也叫可控硅效應(yīng),表征芯片被觸發(fā)低阻抗通路后、電源VDD到GND之間能承受的最大電流。非車規(guī)芯片的規(guī)格書中通常都不會(huì)提供這個(gè)參數(shù),而車規(guī)芯片的規(guī)格書中通常都會(huì)明確標(biāo)注出來這個(gè)參數(shù)。這也是一個(gè)極為重要卻極容易被電子工程師忽略的參數(shù)。
    的頭像 發(fā)表于 03-24 17:02 ?1407次閱讀
    <b class='flag-5'>閂鎖效應(yīng)</b>的工作原理

    什么是閂鎖效應(yīng)?

    的過熱而形成開路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下,器件在電源與地之間形成短路,造成大電流、EOS(電過載)和器件損壞。MOS工藝含有許多內(nèi)在的雙極型晶體管。在CMOS工藝下,阱與襯底結(jié)合會(huì)導(dǎo)致寄生
    發(fā)表于 08-01 11:04

    max232芯片 閂鎖效應(yīng)

    我買的一塊HC6800開發(fā)板,下載程序幾次后MAX232芯片發(fā)燙不能下載程序。查的好像是閂鎖效應(yīng).有辦法解決嗎
    發(fā)表于 04-01 21:32

    如何解決CMOS電路中的閂鎖效應(yīng)在現(xiàn)實(shí)生活中有什么具體的...

    如何解決CMOS電路中的閂鎖效應(yīng)在現(xiàn)實(shí)生活中有什么具體的事例應(yīng)用沒有?
    發(fā)表于 05-29 17:28

    對(duì) 閂鎖效應(yīng) 的一些理解

    本來正在運(yùn)行的電路,因受干擾或內(nèi)部出錯(cuò)而僵住于某個(gè)狀態(tài)(類似于電腦的死當(dāng)),都可算是閂鎖效應(yīng)。對(duì)于恒壓源供電的電路,飽和閂鎖是不允許的,若電源當(dāng)恒流源,則截止性閂鎖將造成災(zāi)難,可控硅及λ二極管
    發(fā)表于 09-12 12:05

    什么是閂鎖效應(yīng)?閂鎖效應(yīng)的觸發(fā)方式有哪幾種?

    什么是閂鎖效應(yīng)?閂鎖效應(yīng)是如何產(chǎn)生的?閂鎖效應(yīng)的觸發(fā)方式有哪幾種?
    發(fā)表于 06-17 08:10

    CMOS閂鎖效應(yīng)

    閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通,在電源和地之間存在一個(gè)低阻通路,大電流,導(dǎo)致電路無法正常工作,
    發(fā)表于 09-26 17:04 ?84次下載

    一種抑制ESD保護(hù)電路閂鎖效應(yīng)的版圖研究

    一種抑制ESD保護(hù)電路閂鎖效應(yīng)的版圖研究_柴常春
    發(fā)表于 01-07 16:06 ?0次下載

    IGBT中的閂鎖效應(yīng)到底是什么

    閂鎖(Lanch-up)效應(yīng),一般我們也可以稱之為擎住效應(yīng),是由于IGBT超安全工作區(qū)域而導(dǎo)致的電流不可控現(xiàn)象,當(dāng)然,閂鎖效應(yīng)更多的是決定于IGBT芯片本身的構(gòu)造。實(shí)際工作中我們可能很少聽到一種失效率,閂鎖失效,今天我們就來聊一
    的頭像 發(fā)表于 02-09 17:05 ?1.8w次閱讀
    IGBT中的<b class='flag-5'>閂鎖效應(yīng)</b>到底是什么

    單片機(jī)發(fā)生閂鎖效應(yīng)的因素,如何防止發(fā)生單片機(jī)閂鎖效應(yīng)

    單片機(jī)閂鎖效應(yīng)指的是單片機(jī)內(nèi)部金屬配線發(fā)生熔斷的現(xiàn)象,那么導(dǎo)致單片機(jī)閂鎖效應(yīng)的因素是什么?單片機(jī)開發(fā)工程師表示,已知的導(dǎo)致單片機(jī)發(fā)生閂鎖效應(yīng)的因素有很多個(gè)?,F(xiàn)總結(jié)如下:
    的頭像 發(fā)表于 07-10 11:21 ?2432次閱讀

    芯片失效機(jī)理之閂鎖效應(yīng)

    ?閂鎖效應(yīng)(Latch-up)是?CMOS工藝中一種寄生效應(yīng),通常發(fā)生在CMOS電路中,當(dāng)輸入電流過大時(shí),內(nèi)部電流急劇增加,可能導(dǎo)致電路失效甚至燒毀芯片,造成芯片不可逆的損傷。
    的頭像 發(fā)表于 12-27 10:11 ?3032次閱讀
    芯片失效機(jī)理之<b class='flag-5'>閂鎖效應(yīng)</b>