0 引言

偽衛(wèi)星系統(tǒng)作為一種無(wú)線導(dǎo)航發(fā)射設(shè)備，可以用作增強(qiáng)GPS星座，也能構(gòu)成獨(dú)立的導(dǎo)航定位系統(tǒng)。與GPS衛(wèi)星裝備的原子鐘不同，偽衛(wèi)星的時(shí)鐘通常選擇精度不高的低端時(shí)鐘，會(huì)產(chǎn)生鐘漂誤差[1-2]。依據(jù)衛(wèi)星導(dǎo)航定位原理，為保證用戶接收機(jī)的定位精度和授時(shí)精度，系統(tǒng)中的偽衛(wèi)星必須保持時(shí)間同步。

偽衛(wèi)星時(shí)間同步系統(tǒng)采用無(wú)線雙向微波時(shí)間同步方案，具有組網(wǎng)靈活、可擴(kuò)展性好、綜合成本低等優(yōu)點(diǎn)。依據(jù)測(cè)量終端間傳播路徑相同特性，基于偽距測(cè)量模式的無(wú)線雙向時(shí)間同步系統(tǒng)可以最大限度地消除由路徑不同引起的誤差，實(shí)現(xiàn)精確測(cè)距與時(shí)間同步[3]。根據(jù)測(cè)量終端發(fā)射機(jī)與接收機(jī)信號(hào)閉環(huán)傳輸鏈路，可實(shí)現(xiàn)終端間載波頻率同步。

1 系統(tǒng)總體構(gòu)架

本文設(shè)計(jì)的偽衛(wèi)星網(wǎng)絡(luò)時(shí)頻同步系統(tǒng)由1個(gè)主站偽衛(wèi)星、4個(gè)或以上從站偽衛(wèi)星構(gòu)成，各站均采用具有自校準(zhǔn)功能的偽衛(wèi)星收發(fā)器陣列結(jié)構(gòu)（Self-Calibrating Pseudolite Array，SCPA），每個(gè)收發(fā)器主要由發(fā)射機(jī)和接收機(jī)兩個(gè)部分組成[2]。采用主從模式的自差收發(fā)器結(jié)構(gòu)，每個(gè)收發(fā)器使用一個(gè)時(shí)鐘源，實(shí)現(xiàn)發(fā)射部分和接收部分時(shí)間基準(zhǔn)統(tǒng)一。通過(guò)信號(hào)分路與合路設(shè)計(jì)，調(diào)節(jié)發(fā)射信號(hào)功率，接收機(jī)同時(shí)接收天線端與同源發(fā)射端的偽衛(wèi)星信號(hào)，形成信號(hào)閉環(huán)收發(fā)，可減小收發(fā)器系統(tǒng)測(cè)量誤差。偽衛(wèi)星系統(tǒng)結(jié)構(gòu)組成如圖1所示。

偽衛(wèi)星系統(tǒng)的收發(fā)器主要包括射頻信號(hào)收發(fā)單元和中頻信號(hào)處理單元。射頻信號(hào)收發(fā)單元主要發(fā)射與接收偽衛(wèi)星頻點(diǎn)的導(dǎo)航信號(hào)，并完成中頻信號(hào)與射頻信號(hào)的轉(zhuǎn)換。射頻上變頻模塊通過(guò)對(duì)發(fā)射基帶模擬中頻信號(hào)與本振混頻生成偽衛(wèi)星射頻信號(hào)，通過(guò)分路器，一路信號(hào)經(jīng)發(fā)射天線播發(fā)，另一路信號(hào)經(jīng)功率調(diào)節(jié)器發(fā)送到接收端；射頻接收單元下變頻模塊通過(guò)對(duì)射頻信號(hào)與本振混頻產(chǎn)生接收端模擬中頻信號(hào)。

中頻信號(hào)處理單元是以FPGA和DSP作為核心基帶處理芯片，主要由發(fā)射信號(hào)基帶處理模塊、D/A數(shù)模轉(zhuǎn)換模塊、接收信號(hào)基帶處理模塊、A/D模數(shù)轉(zhuǎn)換模塊和時(shí)間同步模塊組成。發(fā)射信號(hào)基帶處理模塊實(shí)現(xiàn)偽衛(wèi)星導(dǎo)航信號(hào)的電文編碼與信號(hào)調(diào)制，經(jīng)過(guò)D/A數(shù)模轉(zhuǎn)換電路產(chǎn)生模擬中頻信號(hào)；接收信號(hào)基帶處理模塊接收A/D模數(shù)轉(zhuǎn)換電路輸出的數(shù)字中頻信號(hào)，實(shí)現(xiàn)信號(hào)的捕獲、跟蹤與電文解碼，完成與上位機(jī)界面的交互；時(shí)間同步模塊主要完成從站與主站鐘差的測(cè)量與修正，產(chǎn)生同步的時(shí)間信號(hào)。

2 系統(tǒng)主要硬件電路設(shè)計(jì)

2.1 下變頻電路設(shè)計(jì)

本系統(tǒng)下變頻設(shè)計(jì)電路選用潤(rùn)芯公司生產(chǎn)的一款高度集成的射頻芯片RX3007，片上集成了鏡頻抑制混頻器、帶通濾波器、自動(dòng)增益控制電路、壓控振蕩器、中頻放大器、模數(shù)變換器等電路；支持GPS L1/BD2 B1信號(hào)雙通道同時(shí)工作；通道噪聲系數(shù)小于2.5 dB，通道增益110 dB，支持有源和無(wú)源天線工作模式；參考時(shí)鐘輸入范圍為10 MHz～40 MHz，可通過(guò)SPI控制接口配置模擬中頻或數(shù)字中頻輸出。本設(shè)計(jì)A/D模數(shù)轉(zhuǎn)換使用該芯片2 bit模數(shù)轉(zhuǎn)換器，分別對(duì)模擬信號(hào)進(jìn)行采樣，采樣時(shí)鐘為 16.368 MHz，將頻率為4.092 MHz的模擬中頻信號(hào)量化成數(shù)字中頻信號(hào)，以SIGN、MAG碼輸出給FPGA基帶芯片。下變頻模塊電路圖如圖2所示。

2.2 D/A數(shù)模轉(zhuǎn)換電路設(shè)計(jì)

數(shù)模轉(zhuǎn)換電路設(shè)計(jì)選用Analog Devices公司的AD9744低功耗14 bit數(shù)模轉(zhuǎn)換器，采樣時(shí)鐘輸入支持210 MSPS轉(zhuǎn)換速率。輸出端設(shè)計(jì)采用單電源直流差分耦合電路，模擬差分輸出經(jīng)AD8041放大器實(shí)現(xiàn)高速數(shù)據(jù)緩沖。FPGA發(fā)射基帶處理模塊輸出包含B1和L1頻點(diǎn)的偽衛(wèi)星數(shù)字中頻信號(hào)，經(jīng)數(shù)模轉(zhuǎn)換器分別生成中頻頻率為11.098 MHz和25.42 MHz的模擬中頻信號(hào)。D/A數(shù)模轉(zhuǎn)換電路如圖3所示。

2.3 上變頻電路設(shè)計(jì)

射頻上變頻單元主要包括頻率合成器、混頻器和濾波器。頻率合成器選用Silicon LABS公司的SI41XX系列芯片，通過(guò)MCU單片機(jī)配置本振頻率為1 550 MHz；混頻器選用Mini-Circuits公司的無(wú)源混頻器JMS-11，中頻信號(hào)與本振混頻得到頻點(diǎn)為1 561.098 MHz和1 575.42 MHz的偽衛(wèi)星射頻信號(hào)，完成頻譜搬移；濾波器選用***嘉碩科技公司的TA1166A聲表面濾波器（SAW），該濾波器中心頻率為1 575.5 MHz，帶寬為30 MHz，插入損耗不超過(guò)3.0 dB，經(jīng)濾波后可剔除不必要的信號(hào)及雜訊。射頻上變頻模塊電路圖如圖4所示。

3 系統(tǒng)關(guān)鍵技術(shù)

3.1 雙向偽距測(cè)量與時(shí)間同步技術(shù)設(shè)計(jì)

雙向偽距測(cè)量通過(guò)主站與從站的收發(fā)器設(shè)備，接收端利用偽碼和載波相位跟蹤結(jié)果，得到偽距測(cè)量值，構(gòu)建雙向測(cè)距方程，從而實(shí)現(xiàn)兩站間的距離測(cè)量與時(shí)間同步。DSP接收端采用載波相位平滑偽距算法設(shè)計(jì)，利用精確的載波相位測(cè)量值對(duì)粗糙的偽碼測(cè)量值進(jìn)行平滑處理，提高偽距測(cè)量值的測(cè)量精度[4]。雙向偽距測(cè)量的原理圖如圖5所示。其中，Ti為偽距測(cè)量值，ti為傳輸時(shí)間，為發(fā)射時(shí)延，為接收時(shí)延，Δt為鐘差。

(1)主站發(fā)射端在本地時(shí)間0時(shí)刻發(fā)射偽衛(wèi)星射頻信號(hào)A，主站與從站接收端跟蹤主站信號(hào)A，主站通道1偽距測(cè)量值TA1；

(2)從站接收端跟蹤信號(hào)A且?guī)匠晒?，從站FPGA時(shí)間同步信號(hào)處理模塊啟動(dòng)從站本地時(shí)間計(jì)數(shù)，得到從站通道1的偽距測(cè)量值TB1；

(3)從站FPGA發(fā)射端根據(jù)本地時(shí)間同步產(chǎn)生從站信號(hào)B，得到鐘差Δt，主站與從站接收端跟蹤從站信號(hào)B，主站通道2和從站通道2得到各自的偽距測(cè)量值TA2、TB2；

(4)從站DSP發(fā)射端將得到的偽距觀測(cè)量寫入電文，主站得到同源發(fā)射端與從站的偽距測(cè)量結(jié)果，構(gòu)建雙向測(cè)距方程，得到主站偽衛(wèi)星和從站偽衛(wèi)星的時(shí)鐘差Δt和兩站間的距離時(shí)間tD。

時(shí)間同步技術(shù)主要在從站偽衛(wèi)星收發(fā)器中實(shí)現(xiàn)，DSP程序主要完成信號(hào)跟蹤環(huán)路設(shè)計(jì)，并根據(jù)無(wú)線雙向偽距測(cè)量結(jié)果，通過(guò)時(shí)延處理模塊實(shí)時(shí)解算鐘差。FPGA程序設(shè)計(jì)主要通過(guò)時(shí)鐘計(jì)數(shù)與直接數(shù)字式頻率合成器(Direct Digital Synthesizer，DDS)計(jì)數(shù)相結(jié)合的方式實(shí)現(xiàn)鐘差修正。具體的實(shí)現(xiàn)流程圖如圖6所示。

時(shí)間信號(hào)同步設(shè)計(jì)單元一方面完成本地時(shí)間與偽衛(wèi)星發(fā)射信號(hào)同步，另一方面根據(jù)時(shí)延數(shù)據(jù)修正模塊的結(jié)果調(diào)整本地時(shí)間與主站時(shí)間同步。FPGA發(fā)射端接收到DSP通過(guò)解調(diào)電文獲得的主站時(shí)間與啟動(dòng)狀態(tài)標(biāo)志位后，開始本地時(shí)間計(jì)數(shù)，并在數(shù)據(jù)第一幀時(shí)刻啟動(dòng)偽碼和數(shù)據(jù)碼生成，通過(guò)移位器時(shí)延修正，實(shí)現(xiàn)本地發(fā)射信號(hào)與本地時(shí)間同步。

DSP將主站與從站鐘差測(cè)量結(jié)果轉(zhuǎn)換成以毫秒計(jì)數(shù)與偽碼碼片計(jì)數(shù)的粗時(shí)延修正值，F(xiàn)PGA通過(guò)時(shí)鐘計(jì)數(shù)與FIFO移位設(shè)計(jì)實(shí)現(xiàn)粗時(shí)延修正。將小于一個(gè)碼片的時(shí)延修正值轉(zhuǎn)換為偽碼數(shù)字控制振蕩器(Numerically Controlled Oscillator，NCO)相位的細(xì)時(shí)延修正值，F(xiàn)PGA通過(guò)DDS技術(shù)調(diào)整NCO相位累加器的方式將時(shí)延結(jié)果作為補(bǔ)償值修正從站本地時(shí)間與本地偽碼和數(shù)據(jù)碼信號(hào)。根據(jù)修正后的本地時(shí)間，輸出PPS秒脈沖，同時(shí)在整數(shù)秒開始時(shí)刻產(chǎn)生同步的從站偽衛(wèi)星發(fā)射信號(hào)，實(shí)現(xiàn)本地時(shí)間與主站時(shí)間同步。

鐘差測(cè)量的精確度決定了系統(tǒng)的同步精度，對(duì)鐘差的修正誤差會(huì)增加系統(tǒng)修正誤差，在保證鐘差精度的同時(shí)，應(yīng)當(dāng)盡可能地減小系統(tǒng)修正誤差。直接采用時(shí)鐘計(jì)數(shù)方法對(duì)鐘差進(jìn)行修正，修正的系統(tǒng)誤差為1個(gè)時(shí)鐘周期，62 MHz系統(tǒng)工作時(shí)鐘頻率的修正誤差約為16 ns。本文采用FPGA時(shí)鐘計(jì)數(shù)與DDS計(jì)數(shù)相結(jié)合的方式，可以實(shí)現(xiàn)高精度的時(shí)延修正，取相位累加器位數(shù)N為32時(shí)的時(shí)間修正分辨率為：

由于DSP接收端跟蹤環(huán)路噪聲的影響，輸出的PPS具有一定的抖動(dòng)性。采用以最小均方誤差為準(zhǔn)則的Kalman濾波算法，通過(guò)測(cè)量秒脈沖的時(shí)間間隔，用前一時(shí)刻估計(jì)值與當(dāng)前時(shí)刻測(cè)量值來(lái)估計(jì)得到濾波后PPS秒脈沖，實(shí)現(xiàn)對(duì)秒信號(hào)抖動(dòng)的處理[6]。

3.2 載波同步技術(shù)設(shè)計(jì)

由于偽衛(wèi)星的晶體振蕩器存在頻率漂移與準(zhǔn)確度偏差等原因，在上下變頻模塊實(shí)現(xiàn)頻譜搬移過(guò)程中會(huì)發(fā)生頻偏，會(huì)直接影響用戶接收機(jī)利用載波相位測(cè)量值定位。接收端信號(hào)跟蹤環(huán)路以閉環(huán)反饋的形式實(shí)現(xiàn)對(duì)接收信號(hào)的鎖定，本文在從站偽衛(wèi)星DSP接收端跟蹤通道載波環(huán)中加入發(fā)射端載波閉環(huán)修正環(huán)路，實(shí)現(xiàn)主站發(fā)射端載波頻率與從站發(fā)射端載波同步。具體的環(huán)路設(shè)計(jì)如圖7所示。

FPGA混頻模塊將數(shù)字中頻信號(hào)sIF(n)與本地正弦載波信號(hào)混頻得到同相支路(I支路)結(jié)果，與本地余弦載波信號(hào)混頻得到正交支路(Q支路)結(jié)果，兩路結(jié)果通過(guò)相關(guān)積分模塊與本地偽碼相關(guān)累加得到1 ms的積分結(jié)果Ip(n)、Qp(n)。

DSP載波環(huán)路整體設(shè)計(jì)采用二階鎖頻環(huán)輔助三階鎖相環(huán)結(jié)構(gòu)。鎖頻環(huán)調(diào)整本地復(fù)制的載波頻率與接收信號(hào)的載波頻率達(dá)到一致，鎖相環(huán)調(diào)整環(huán)路輸出信號(hào)的相位，使其與輸入信號(hào)的相位保持一致，主要區(qū)別在于鑒別器的不同。本文DSP程序設(shè)計(jì)采用的鑒頻方法為符號(hào)函數(shù)sign(·)鑒頻，此方法對(duì)數(shù)據(jù)比特跳變不敏感且計(jì)算量較小，其計(jì)算公式如下：

當(dāng)鎖相環(huán)鎖定信號(hào)后，相位差異基本在零值晃動(dòng)。FPGA的數(shù)控振蕩器根據(jù)本地載波初始頻率控制字與環(huán)路鑒相結(jié)果通過(guò)正弦和余弦函數(shù)查詢表得到與輸入載波同步的本地載波信號(hào)。

FPGA載波積分器累加本地復(fù)制的主站與從站載波相位值，通過(guò)對(duì)載波相位積分結(jié)果作差可以消除本地頻偏，得到與主站相差的載波頻率與相位值，以10 ms的更新速率閉環(huán)修正從站發(fā)射端載波信號(hào)，從而實(shí)現(xiàn)主站與從站發(fā)射信號(hào)載波同步。

載波同步對(duì)比結(jié)果如圖8所示，其中圖8（a）為載波未同步修正下用戶接收機(jī)跟蹤主站與從站載波相位作差的結(jié)果；圖8（b）為從站載波同步修正后的載波相位差結(jié)果；圖8（c）為主站與從站同源情況下的載波相位差結(jié)果。

4 測(cè)試結(jié)果

本文設(shè)計(jì)的偽衛(wèi)星系統(tǒng)采用SCPA結(jié)構(gòu)，通過(guò)雙向測(cè)距與時(shí)間同步技術(shù)實(shí)現(xiàn)偽衛(wèi)星自組織網(wǎng)絡(luò)時(shí)間同步，通過(guò)接收端與從站發(fā)射端載波閉環(huán)修正實(shí)現(xiàn)主站載波頻率與從站載波頻率同步。通過(guò)系統(tǒng)測(cè)試，載波同步結(jié)果如圖8所示，載波同步修正后的結(jié)果與同源情況下的結(jié)果相近，誤差小于0.1 Hz。圖9為主站與從站偽衛(wèi)星雙向測(cè)距零時(shí)延與50 m距離測(cè)試結(jié)果，零時(shí)延測(cè)試結(jié)果均方根誤差為5.64 cm；無(wú)線測(cè)試條件下50 m測(cè)距結(jié)果均方根誤差為9.26 cm。偽衛(wèi)星主站與從站的時(shí)間同步結(jié)果圖10所示（通道2為主站秒脈沖，通道3為從站秒脈沖），時(shí)間同步精度優(yōu)于2 ns，可達(dá)到系統(tǒng)設(shè)計(jì)要求。

5 結(jié)束語(yǔ)

為解決偽衛(wèi)星自組織網(wǎng)絡(luò)時(shí)頻同步問(wèn)題，本文設(shè)計(jì)了一種基于SCPA結(jié)構(gòu)的偽衛(wèi)星時(shí)頻同步系統(tǒng)。在集成DSP+FPGA與上下變頻硬件平臺(tái)上完成設(shè)計(jì)。該系統(tǒng)偽衛(wèi)星星間載波頻率同步優(yōu)于0.1 Hz，時(shí)間同步精度優(yōu)于2 ns，結(jié)合載波相位定位終端，可實(shí)現(xiàn)厘米級(jí)定位精度。該系統(tǒng)可應(yīng)用于區(qū)域內(nèi)導(dǎo)航與授時(shí)、地下定位、室內(nèi)定位等。