PIO IP是FPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)選項(xiàng):
Input代表這組IO是輸入引腳,Output代表這組IO是輸出引腳,這些很好理解,但Bidir和InOut都表示雙向的意思,它們有什么區(qū)別嗎?
參考28.4.1.2. Direction (intel.com)可知:
bidir,指n位寬的信號(hào)中的每一位都可以單獨(dú)/分別設(shè)置為讀或是寫(xiě)。
inout,指將n位寬的信號(hào),全設(shè)置為讀或全部設(shè)置為寫(xiě),但是不能要求其中某些位讀而某些位為寫(xiě)。
只有設(shè)置為bidir模式的時(shí)候,才存在direction寄存器,用于控制某個(gè)I/O端口用于讀(input),還是用于寫(xiě)(output):
不過(guò)在Altera PIO IP之外,其他地方在用bidir和inout表達(dá)的時(shí)候,bidir(bidir是“bidirectional”的縮寫(xiě))更側(cè)重于表示雙向的特性,是一個(gè)概念性的描述;而inout是硬件描述語(yǔ)言中用于聲明雙向信號(hào)或端口的關(guān)鍵字,是一種具體的語(yǔ)法形式。例如在VHDL和Verilog中,都使用inout關(guān)鍵字來(lái)實(shí)現(xiàn)bidir功能,用于實(shí)現(xiàn)雙向的接口或總線(xiàn),如I2C等總線(xiàn)。
I2C的信號(hào)線(xiàn)電路設(shè)計(jì)參考如下:
-
FPGA
+關(guān)注
關(guān)注
1645文章
22025瀏覽量
617500 -
Altera
+關(guān)注
關(guān)注
37文章
804瀏覽量
155872 -
友晶科技
+關(guān)注
關(guān)注
0文章
4瀏覽量
7015 -
PIO
+關(guān)注
關(guān)注
0文章
20瀏覽量
6407
原文標(biāo)題:【答疑解惑】Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別
文章出處:【微信號(hào):友晶FPGA,微信公眾號(hào):友晶FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Altera Stratix 10和Agilex 7 FPGA的電源管理及配置問(wèn)題案例

Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

Intel-Altera FPGA:通信行業(yè)的加速引擎,開(kāi)啟高速互聯(lián)新時(shí)代
Altera大學(xué)成立,助力FPGA教學(xué)發(fā)展與人才培養(yǎng)
Altera 40G Ethernet IP環(huán)回測(cè)試教程

Altera Agilex 7 M系列FPGA正式量產(chǎn)出貨
Altera Agilex 5 D系列FPGA的性能和能效
Altera發(fā)布最新FPGA產(chǎn)品和開(kāi)發(fā)工具套件
Altera正式獨(dú)立運(yùn)營(yíng):FPGA行業(yè)格局將迎來(lái)新變局
使用IP核和開(kāi)源庫(kù)減少FPGA設(shè)計(jì)周期

基于Altera Agilex? 7 400G Ethernet IP 與FPC202芯片控制使用手冊(cè)

Altera JESD204B IP核和TI DAC37J84硬件檢查報(bào)告

評(píng)論