0 引言

發(fā)射機(jī)是主動(dòng)聲納或水下通信設(shè)備的重要組成部分，由信號(hào)發(fā)生器、功率放大器、匹配網(wǎng)絡(luò)和發(fā)射換能器組成。為了達(dá)到預(yù)期的聲源級(jí)和發(fā)射指向性，幾十路甚至上百路換能器構(gòu)成陣列，相控發(fā)射。相控陣發(fā)射機(jī)電子部分包含多個(gè)功率放大器，設(shè)備龐大復(fù)雜，系統(tǒng)可靠性受到限制。功率放大器是聲納發(fā)射機(jī)的核心設(shè)備，一般采用效率高、體積小的D類放大器，該放大器廣泛用于音響、工業(yè)控制等領(lǐng)域。

在發(fā)射機(jī)整體設(shè)計(jì)方面，江磊等人利用音頻功率放大器設(shè)計(jì)了小型水聲發(fā)射機(jī)，整機(jī)體積縮小了50%[1]；戴戈等人提出了大功率、小體積且具有信號(hào)產(chǎn)生、監(jiān)控和通信功能的智能寬帶聲納發(fā)射機(jī)設(shè)計(jì)方案[2]；張纓、周雒維等人對(duì)放大器的控制方式進(jìn)行研究，分別設(shè)計(jì)了級(jí)聯(lián)多電平和單周期控制的D類功率放大器[3-4]。

本文研究并設(shè)計(jì)了全數(shù)字化主動(dòng)聲納發(fā)射機(jī)，針對(duì)常規(guī)發(fā)射機(jī)存在的問題，對(duì)發(fā)射機(jī)的結(jié)構(gòu)進(jìn)行設(shè)計(jì)，改進(jìn)了功率放大器的控制方式，簡(jiǎn)化了系統(tǒng)復(fù)雜度和調(diào)試難度，提高了系統(tǒng)的可靠性，并通過實(shí)驗(yàn)室測(cè)試和湖上試驗(yàn)驗(yàn)證了發(fā)射機(jī)的性能。

1 常規(guī)主動(dòng)聲納發(fā)射機(jī)的結(jié)構(gòu)及分析

常規(guī)聲納發(fā)射機(jī)的信號(hào)發(fā)生器和功放機(jī)柜分離，通過電纜進(jìn)行連接。信號(hào)發(fā)生器處于信號(hào)處理機(jī)柜中，便于與接收機(jī)進(jìn)行收發(fā)同步，并與主控計(jì)算機(jī)通信。信號(hào)發(fā)生器中DSP根據(jù)主控計(jì)算機(jī)下達(dá)的工作參數(shù)，讀取存儲(chǔ)器中的波形數(shù)據(jù)，進(jìn)行發(fā)射波束形成， 然后進(jìn)行D/A轉(zhuǎn)換，形成多路模擬信號(hào)，通過電纜輸送給功率放大器。除了模擬信號(hào)外，電纜中仍需傳輸功放控制信號(hào)及功放工作狀態(tài)信號(hào)。

在艦艇嘈雜的工作環(huán)境中，信號(hào)容易受到噪聲干擾；模擬信號(hào)高達(dá)幾十路甚至上百路，模擬信號(hào)間、模數(shù)信號(hào)間容易形成串?dāng)_，嚴(yán)重影響信號(hào)質(zhì)量。此外，信號(hào)處理機(jī)柜與功放機(jī)柜之間需要粗笨電纜連接，在狹窄的艙室內(nèi)不容易安裝調(diào)試。

信號(hào)發(fā)生器存儲(chǔ)的數(shù)字信號(hào)經(jīng)過D/A轉(zhuǎn)換，生成的模擬波形與載波進(jìn)行比較，形成PWM數(shù)字信號(hào)，驅(qū)動(dòng)功率放大模塊。這個(gè)過程增加了系統(tǒng)復(fù)雜度，容易引入噪聲干擾，降低了系統(tǒng)的性能和可靠性。

2 全數(shù)字式發(fā)射機(jī)的設(shè)計(jì)

2.1 發(fā)射機(jī)總體結(jié)構(gòu)

本文設(shè)計(jì)的全數(shù)字式聲納發(fā)射機(jī)去除了“數(shù)字—模擬—數(shù)字”的轉(zhuǎn)換過程，其結(jié)構(gòu)如圖1所示。信號(hào)發(fā)生器、PWM波形產(chǎn)生、死區(qū)控制等功能集成在FPGA中，F(xiàn)PGA使用以太網(wǎng)或RS485等串行通信方式與信號(hào)處理機(jī)柜交互工作參數(shù)和狀態(tài)信息，并使用時(shí)間同步信號(hào)與接收機(jī)實(shí)現(xiàn)收發(fā)同步。這種全數(shù)字發(fā)射機(jī)結(jié)構(gòu)減小了機(jī)柜間線纜規(guī)模，消除了信號(hào)間的干擾，降低了系統(tǒng)復(fù)雜度，可提高設(shè)備性能和可靠性。

FPGA是功放機(jī)柜的核心控制單元，完成了發(fā)射波形產(chǎn)生、發(fā)射功率控制、發(fā)射波束形成、PWM信號(hào)產(chǎn)生、死區(qū)控制等功能。FPGA內(nèi)部數(shù)據(jù)處理流程如圖2所示。

控制指令經(jīng)過解析后分發(fā)給各個(gè)模塊，根據(jù)指令讀取相應(yīng)的發(fā)射波形進(jìn)行幅度控制和波束形成，對(duì)波束形成后的N路數(shù)字信號(hào)直接轉(zhuǎn)換為PWM信號(hào)，經(jīng)過死區(qū)控制，生成N對(duì)互補(bǔ)PWM波形，輸出后送給H橋的驅(qū)動(dòng)電路。

2.2 發(fā)射波束形成的設(shè)計(jì)

為了實(shí)現(xiàn)預(yù)期的發(fā)射聲源級(jí)和指向性，發(fā)射機(jī)通常進(jìn)行波束形成，相控陣發(fā)射，使各個(gè)陣元的信號(hào)同時(shí)到達(dá)目標(biāo)[5]。

對(duì)于一個(gè)任意陣列，發(fā)射波束指向?yàn)閍時(shí)（a為單位方向向量），各個(gè)陣元相對(duì)于發(fā)射方向a的波陣面有一個(gè)延時(shí)。為了保證所有陣元的發(fā)射信號(hào)同時(shí)到達(dá)該波陣面，每個(gè)陣元的信號(hào)需要進(jìn)行延時(shí)或移相。

由接收陣列流行矢量得到陣元接收波束形成的延時(shí)時(shí)間，進(jìn)一步對(duì)接收延時(shí)進(jìn)行規(guī)整化處理，得到發(fā)射波束形成的延時(shí)時(shí)間：

FPGA實(shí)現(xiàn)可控?cái)?shù)字延遲線，使用延時(shí)法設(shè)計(jì)發(fā)射波形成系統(tǒng)。由于數(shù)字延時(shí)的離散性，延時(shí)量不能做到連續(xù)變化，只能是采樣周期的整數(shù)倍，實(shí)際延時(shí)時(shí)間與理論值將會(huì)有一定誤差，誤差為：

其中，TS為采樣周期；k=round(τi/TS)，round( )表示四舍五入取整，則-TS/2<Δτi

2.3 PWM的生成

對(duì)于全數(shù)字D類功放控制器，數(shù)字波形生成PWM信號(hào)有脈沖密度調(diào)制、均勻脈沖寬度調(diào)制等多種方法[7]。本文采用UPWM的方式生成PWM信號(hào)[8]，與傳統(tǒng)的D類功放控制器相比，該方法集成度更高，抗干擾能力強(qiáng)，避免了D/A轉(zhuǎn)換過程。

FPGA生成PWM波形的流程如圖3所示。發(fā)射信號(hào)經(jīng)過幅度偏移后與L進(jìn)制計(jì)數(shù)器進(jìn)行比較，得到PWM波形。發(fā)射波形幅度為-A/2～A/2，得到的PWM波形最小脈寬為(L-A)TC/2，TC為計(jì)數(shù)器時(shí)鐘周期，則PWM信號(hào)最小占空比為(L-A)/(2L)。

2.4 死區(qū)控制

D類放大器一般采用半橋或全橋結(jié)構(gòu)，同一橋臂兩個(gè)開關(guān)管的驅(qū)動(dòng)信號(hào)呈互補(bǔ)結(jié)構(gòu)，為了防止開關(guān)管發(fā)生直通現(xiàn)象，互補(bǔ)的兩個(gè)驅(qū)動(dòng)信號(hào)應(yīng)存在一定的死區(qū)時(shí)間。死區(qū)時(shí)間的設(shè)置方法有多種[9]，本文在FPGA內(nèi)部實(shí)現(xiàn)死區(qū)時(shí)間控制，產(chǎn)生互補(bǔ)的兩路驅(qū)動(dòng)信號(hào)。

FPGA設(shè)置死區(qū)時(shí)間的電路結(jié)構(gòu)如圖4(a)所示，CLK為時(shí)鐘信號(hào)，PWM為CLK時(shí)鐘下產(chǎn)生的數(shù)字波形，CTRL調(diào)整死區(qū)時(shí)間的控制字，PQ1和PQ2為互補(bǔ)的兩路PWM信號(hào)。調(diào)試過程中，可以在線調(diào)整D觸發(fā)器的數(shù)量，控制死區(qū)時(shí)間的長(zhǎng)度；圖4(b)顯示了電路中各節(jié)點(diǎn)波形的關(guān)系，其中死區(qū)時(shí)間τD可以在線調(diào)整，調(diào)整精度為一個(gè)時(shí)鐘周期。

3 測(cè)試與驗(yàn)證

3.1 功放控制信號(hào)的測(cè)試

利用Xilinx公司Spartan-6系列FPGA實(shí)現(xiàn)數(shù)字發(fā)射機(jī)的控制器，發(fā)射信號(hào)中心頻率為5 kHz，采樣頻率50 kHz，生成PWM的時(shí)鐘頻率為200 MHz，計(jì)數(shù)器最大計(jì)數(shù)值為4 000，數(shù)字信號(hào)幅度為-1 600~1 600，則生成PWM的占空比范圍為10%~90%。通過在線調(diào)試軟件Chipscope獲取FPGA內(nèi)部運(yùn)行數(shù)據(jù)，用MATLAB軟件進(jìn)行離線分析，結(jié)果如圖5所示。

從圖5可以看出，數(shù)字波形與鋸齒波載波信號(hào)比較后可以生成占空比隨信號(hào)幅度變化的PWM波形PQ1，經(jīng)過死區(qū)控制電路，可以產(chǎn)生與PQ1互補(bǔ)的功放驅(qū)動(dòng)信號(hào)PQ2。

3.2 全數(shù)字發(fā)射機(jī)指向性的驗(yàn)證

為了驗(yàn)證全數(shù)字聲納發(fā)射機(jī)的發(fā)射指向性，2014年12月在新安江水庫(kù)組織湖上試驗(yàn)。發(fā)射陣列為24陣元的圓柱陣，重復(fù)發(fā)射脈沖信號(hào)，同時(shí)緩慢勻速轉(zhuǎn)動(dòng)。接收水聽器與發(fā)射陣列相距15 m， 采集數(shù)據(jù)傳輸?shù)焦た赜?jì)算機(jī)進(jìn)行處理，實(shí)驗(yàn)裝置如圖6所示。

測(cè)量發(fā)射機(jī)全向發(fā)射時(shí)的不均勻性和單波束定向發(fā)射時(shí)的波束圖，結(jié)果如圖7所示。

由圖7可以看出：全向發(fā)射時(shí)，全數(shù)字發(fā)射機(jī)的全向發(fā)射不均勻性為0.89 dB；定向發(fā)射時(shí)，發(fā)射機(jī)的波束寬度約為14.2°，主旁瓣比為12.4 dB，滿足設(shè)計(jì)要求。

4 結(jié)論

本文針對(duì)常規(guī)發(fā)射機(jī)存在的問題，對(duì)發(fā)射機(jī)結(jié)構(gòu)進(jìn)行重新設(shè)計(jì)，對(duì)功率放大器的控制方式進(jìn)行改進(jìn)，設(shè)計(jì)了全數(shù)字主動(dòng)聲納發(fā)射機(jī)。發(fā)射機(jī)將信號(hào)發(fā)生器、發(fā)射波束形成、PWM波形產(chǎn)生、死區(qū)控制等功能集中在FPGA完成，通過串行通信方式與控制計(jì)算機(jī)交互控制指令和工作狀態(tài)信息。全數(shù)字發(fā)射機(jī)機(jī)構(gòu)減小了機(jī)柜間線纜規(guī)模，降低了系統(tǒng)復(fù)雜度，提高了設(shè)備可靠性。經(jīng)過實(shí)驗(yàn)室測(cè)試和湖上試驗(yàn)驗(yàn)證，設(shè)計(jì)的發(fā)射機(jī)性能可靠，指標(biāo)滿足設(shè)計(jì)需求。