突發(fā)結(jié)束(CTI_O=3’b111)表示當(dāng)前操作是當(dāng)前突發(fā)的最后一次操作,主設(shè)備在當(dāng)前操作結(jié)束后緊接著的時(shí)鐘周期不再發(fā)起操作。
圖26給出了CTI_O=3’b111的用法。圖中共有3次操作。第一次操作和第二次操作是一個(gè)突發(fā)操作的一部分。第一次操作發(fā)生在上升沿0,這是一次寄存反饋?zhàn)x操作,第二次操作是該突發(fā)操作的最后一個(gè)操作,主設(shè)備將CTI_O置為3’b111表示整個(gè)突發(fā)操作結(jié)束。第三次操作為單次寫操作。
圖26 Wishbone總線的突發(fā)結(jié)束
圖26的操作過程如下:
在時(shí)鐘上升沿0到達(dá)之前,一個(gè)突發(fā)寄存反饋?zhàn)x操作正在進(jìn)行。從設(shè)備將數(shù)據(jù)放到數(shù)據(jù)總線DAT_I()。
在時(shí)鐘上升沿0,主設(shè)備將DAT_I()采樣,并更新地址總線ADR_O(),同時(shí)將CTI_O()置為3’b111表示本次突發(fā)讀操作即將結(jié)束。從設(shè)備根據(jù)時(shí)鐘上升沿0采樣到的CTI_O()的值(不等于3’b111)知道操作還在進(jìn)行,因此仍然將ACK_I置高,并在數(shù)據(jù)總線DAT_I()放上新的數(shù)據(jù)。
在時(shí)鐘上升沿1,主設(shè)備將DAT_I()采樣完成整個(gè)突發(fā)讀操作,同時(shí)主設(shè)備將新地址信號放到地址總線ADR_O()上,將新數(shù)據(jù)信號放到數(shù)據(jù)總線DAT_O()上,將WE_O置為高表示寫操作,CTI_O()置為3’b111表示本次寫操作只進(jìn)行一次。由于從設(shè)備根據(jù)CTI_O()為3’b111知道整個(gè)突發(fā)讀操作結(jié)束,而不了解主設(shè)備將發(fā)起寫操作,因此將ACK_I置低。
在時(shí)鐘上升沿2,從設(shè)備檢測到主設(shè)備的寫操作,并將數(shù)據(jù)DAT_O()采樣,同時(shí)將ACK_I置高。
在時(shí)鐘上升沿3,主設(shè)備將CYC_O和STB_O置低表示操作結(jié)束,從設(shè)備將ACK_I置低。
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1857瀏覽量
132687 -
總線
+關(guān)注
關(guān)注
10文章
2936瀏覽量
89184 -
Wishbone
+關(guān)注
關(guān)注
0文章
16瀏覽量
10482
原文標(biāo)題:【博文連載】Wishbone總線突發(fā)結(jié)束方式
文章出處:【微信號:ChinaAET,微信公眾號:電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
wishbone總線
基于WISHBONE總線的FLASH閃存接口設(shè)計(jì)
突發(fā)功率測量的兩種方法
基于Wishbone片上總線的IP核的互聯(lián)
基于Wishbone總線的UART IP核設(shè)計(jì)

基于WISHBONE總線的FLASH閃存接口設(shè)計(jì)

基于WISHBONE總線的通用接口控制器

Wishbone總線實(shí)現(xiàn)UART IP核設(shè)計(jì)

基于FPGA的SDX總線與Wishbone總線接口設(shè)計(jì)

基于AMBA與WISHBONE的SoC總線橋KBar控制器的設(shè)計(jì)
SRAM 72-Mbit QDR? II SRAM 2 字突發(fā)結(jié)構(gòu)

Wishbone一般總線規(guī)范的共同特點(diǎn)

Wishbone寄存反饋周期結(jié)束方式方式

Wishbone總線的主要特征概括

Wishbone II交易總線:速度的另一個(gè)等級

評論