云計(jì)算和人工智能（AI）將會(huì)是解決一些世界上最大的挑戰(zhàn)的關(guān)鍵，如加速科學(xué)發(fā)現(xiàn)、加快醫(yī)學(xué)研究、能源、醫(yī)療保健和其他行業(yè)創(chuàng)新步伐。數(shù)據(jù)科學(xué)家現(xiàn)在有能力利用人工智能和高性能計(jì)算（HPC）來分析海量數(shù)據(jù)，比以往更快地了解數(shù)據(jù)并解決問題。

隨著對(duì)HPC需求的增加，數(shù)據(jù)中心正在越來越多地針對(duì)高性能計(jì)算工作進(jìn)行優(yōu)化。這反過來又刺激了對(duì)低延遲，高吞吐量數(shù)據(jù)處理和網(wǎng)絡(luò)連接性進(jìn)行優(yōu)化的專用計(jì)算，網(wǎng)絡(luò)和存儲(chǔ)硬件的需求。這種市場(chǎng)趨勢(shì)同樣增加了對(duì)高性能定時(shí)解決方案的需求，以優(yōu)化HPC工作負(fù)載加速器的運(yùn)行。

服務(wù)器加速

硬件加速器用于加速數(shù)據(jù)中心應(yīng)用中的HPC工作負(fù)載。雖然圖形處理單元（GPU）歷來被用于此目的，但現(xiàn)場(chǎng)可編程門陣列（FPGA）正日益成為另一種可行的選擇。兩種解決方案都能將并行處理、快速I / O和高速存儲(chǔ)器接口結(jié)合起來，以擴(kuò)展處理性能，使服務(wù)器能夠高效地運(yùn)行神經(jīng)網(wǎng)絡(luò)，為搜索引擎、語(yǔ)音識(shí)別、自然語(yǔ)言翻譯和圖像處理提供動(dòng)力。 GPU和FPGA正在向更高速度的25 Gbps I / O接口轉(zhuǎn)變，以便更輕松地?cái)U(kuò)展多個(gè)IC之間的協(xié)同處理。

如圖1所示，這些高速I / O接口需要低抖動(dòng)定時(shí)參考，以最大限度地降低誤碼率并提高整體系統(tǒng)性能。低抖動(dòng)晶振（XOs）和時(shí)鐘發(fā)生器非常適合GPU / FPGA I / O時(shí)鐘。 Silicon Labs的Si510 XO和Si5332時(shí)鐘發(fā)生器等高性能定時(shí)器件非常適合此應(yīng)用，因?yàn)樗鼈兘Y(jié)合了低抖動(dòng)參考定時(shí)，小尺寸和內(nèi)置電源噪聲抑制功能，最大限度地降低了開關(guān)電源對(duì)高速I / O性能的電源噪聲的影響。

FPGA/GPU加速卡的參考定時(shí)

網(wǎng)絡(luò)接口卡

網(wǎng)絡(luò)接口卡（NIC）用于連接數(shù)據(jù)中心網(wǎng)絡(luò)內(nèi)的服務(wù)器和存儲(chǔ)資源。隨著對(duì)帶寬需求的增加，數(shù)據(jù)中心正在從使用傳統(tǒng)10GbE / 40GbE光纖網(wǎng)絡(luò)轉(zhuǎn)向使用更高速度的25GbE / 50GbE / 100GbE網(wǎng)絡(luò)。這些網(wǎng)卡不僅需要協(xié)調(diào)大量數(shù)據(jù)的傳輸，還可以使用網(wǎng)卡將特定工作負(fù)載和應(yīng)用程序從軟件移動(dòng)到硬件中，幫助數(shù)據(jù)中心更高效地運(yùn)行。網(wǎng)卡將數(shù)據(jù)從PCIe傳輸?shù)?a target="_blank">以太網(wǎng)，并為網(wǎng)絡(luò)提供高速接口。諸如Silicon Labs的Si53204 PCIe緩沖器等定時(shí)器件可用于PCIe時(shí)鐘分配，Si510 XO可用于為以太網(wǎng)MAC / PHY提供低抖動(dòng)參考時(shí)鐘。

網(wǎng)絡(luò)接口卡的參考定時(shí)

存儲(chǔ)

在存儲(chǔ)應(yīng)用中，業(yè)界正在迅速?gòu)氖褂没诘退?a target="_blank">SATA（6 Gbps）和SAS（12 Gbps）CPU /內(nèi)存互連解決方案的硬盤驅(qū)動(dòng)器轉(zhuǎn)向使用基于NVMExpress?接口規(guī)范的固態(tài)存儲(chǔ)設(shè)備。 NVM Express（NVMe）的一個(gè)主要優(yōu)點(diǎn)是可以縮短延遲時(shí)間并提高內(nèi)存訪問速度，使其成為閃存數(shù)據(jù)傳輸?shù)睦硐虢鉀Q方案。 NVMe的另一個(gè)好處是它使用流行的PCI Express（PCIe）串行接口將SSD與服務(wù)器/ CPU互連，后者已經(jīng)支持用于高速串行數(shù)據(jù)傳輸?shù)?a href="http://www.www27dydycom.cn/soft/data/21-22/" target="_blank">嵌入式PCIe接口。

如下圖所示，SSD控制器需要一個(gè)高性能PCIe時(shí)鐘發(fā)生器來提供參考定時(shí)。該時(shí)鐘必須支持展頻時(shí)鐘生成，以減少EMI并確保符合輻射標(biāo)準(zhǔn)。此外，選擇符合最新批準(zhǔn)的PCIe Gen 4標(biāo)準(zhǔn)的面向未來的時(shí)鐘源，并保持與PCIe Gen 1/2/3兼容至關(guān)重要。 Si52204緩沖器是展頻時(shí)鐘發(fā)生器的一個(gè)例子，符合PCIe Gen 1/2/3/4規(guī)范，并具有顯著的余量。

PCIe/NVMe SSD的定時(shí)

快速到達(dá)市場(chǎng)時(shí)間

數(shù)據(jù)中心硬件通常每?jī)傻饺旮乱淮巍?HPC加速器和基于NVMe的SSD的主要優(yōu)勢(shì)在于，它們可以快速部署，以幫助數(shù)據(jù)中心運(yùn)營(yíng)商應(yīng)對(duì)市場(chǎng)需求轉(zhuǎn)變以及更快地推出新應(yīng)用程序和Web服務(wù)。另一個(gè)好處是可擴(kuò)展性。附加卡使用PCIe連接器插入標(biāo)準(zhǔn)服務(wù)器主板，立即為現(xiàn)有服務(wù)器提供擴(kuò)展功能。附加卡的設(shè)計(jì)時(shí)間可以短至六個(gè)月，使數(shù)據(jù)中心操作員能夠快速添加新功能并部署新的Web服務(wù)，而無需在數(shù)據(jù)中心內(nèi)更換設(shè)備。

上市時(shí)間也是用于HPC加速器和基于NVMe的SSD的時(shí)鐘器件的關(guān)鍵考慮因素。硬件設(shè)計(jì)人員應(yīng)該考慮可編程定時(shí)解決方案，這些解決方案可以單獨(dú)定制和優(yōu)化以滿足其特定的性能，功耗和空間要求。

高性能計(jì)算加速的未來

在過去幾年中，定制硬件解決方案的重要性不斷增加，以解決HPC和工作負(fù)載處理問題。隨著新型GPU，F(xiàn)PGA和ASIC產(chǎn)品面市，這種趨勢(shì)預(yù)計(jì)會(huì)加速，這些產(chǎn)品支持更低的延遲，更高的IO速度，更高容量的存儲(chǔ)器接口以及更快的CPU，內(nèi)存和加速器卡之間的數(shù)據(jù)傳輸。

最近，PCI-SIG工作組批準(zhǔn)了PCIe Gen 4標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)支持16 Gbps速率的CPU存儲(chǔ)器I / O加速器互連。符合第四代標(biāo)準(zhǔn)的解決方案目前正在開發(fā)中，預(yù)計(jì)將于2019年開始大規(guī)模部署。此外，PCI-SIG剛剛啟動(dòng)了PCIe Gen 5的工作，這將支持32 Gbps速率的CPU內(nèi)存I / O加速器互連。

不是靜止不動(dòng)，已經(jīng)定義了三個(gè)競(jìng)爭(zhēng)標(biāo)準(zhǔn)來為PCIe提供備用解決方案。這些新的總線/互連標(biāo)準(zhǔn)之一是CCIX（用于加速器的高速緩存一致互連）。 CCIX利用PCIe物理層，但將數(shù)據(jù)速率擴(kuò)展到25 Gbps。它還指定處理器和加速器之間的高速緩存一致性。另一個(gè)競(jìng)爭(zhēng)標(biāo)準(zhǔn)是OpenCAPI（相干加速器處理器接口）。

該擴(kuò)展總線標(biāo)準(zhǔn)基于IBM Power9 BlueLink 25 Gbps I / O進(jìn)行互連，并支持Nvidia的NVLink 2.0協(xié)議，以實(shí)現(xiàn)處理器之間的連貫存儲(chǔ)器共享。第三個(gè)標(biāo)準(zhǔn)是Gen-Z，這是一種內(nèi)存結(jié)構(gòu)，使任何設(shè)備都能夠與其他設(shè)備進(jìn)行通信，就好像它正在與自己的本地內(nèi)存進(jìn)行通信一樣，從而使應(yīng)用程序能夠直接訪問任何類型的DRAM和NVM。

雖然很難預(yù)測(cè)哪些標(biāo)準(zhǔn)將在未來的CPU-內(nèi)存-I / O互連中占上風(fēng)，但一個(gè)趨勢(shì)是明確的。未來的加速器互連技術(shù)將越來越依賴于高性能定時(shí)解決方案來優(yōu)化高速I / O性能。未來的定時(shí)解決方案必須具有出色的抖動(dòng)性能，以最大限度地降低系統(tǒng)級(jí)誤碼率。與標(biāo)準(zhǔn)兼容性和與FPGA / GPU供應(yīng)商的經(jīng)過驗(yàn)證的互操作性也將至關(guān)重要，從而可簡(jiǎn)化多種標(biāo)準(zhǔn)和設(shè)備之間的互操作性。由于不斷增加的空間和功耗限制，未來的定時(shí)解決方案也必須高度集成，使單個(gè)組件能夠提供所有board-level的定時(shí)。