摘要：介紹了Intersil公司推出的可編程數(shù)字上變頻器HSP50415的結(jié)構(gòu)、功能和特點，給出了HSP50415在數(shù)字上變頻應(yīng)用中與TMS320VC5509的接口電路。

關(guān)鍵詞：軟件無線電；數(shù)字上變頻；數(shù)字調(diào)制；HSP50415

１ 引言

軟件無線電技術(shù)已在當(dāng)今無線通信中得到了迅猛發(fā)展，并逐漸成為通信領(lǐng)域一個新的發(fā)展方向。軟件無線電的基本思想是在一個通用的硬件平臺上，通過軟件加載的方式用軟件實現(xiàn)所有無線電臺的功能。軟件無線電的理想結(jié)構(gòu)是將Ａ／Ｄ、Ｄ／Ａ盡可能地靠近天線。考慮到目前Ａ／Ｄ、Ｄ／Ａ的帶寬及ＤＳＰ的處理能力，一般采用中頻采樣的軟件無線電結(jié)構(gòu)。


２ ＨＳＰ５０４１５的功能和特點

２．１ ＨＳＰ５０４１５的內(nèi)部結(jié)構(gòu)和功能

ＨＳＰ５０４１５由２５６深度的ＦＩＦＯ數(shù)據(jù)緩沖器、星座映射器、成形和內(nèi)插濾波器、復(fù)數(shù)乘法器、符號率ＮＣＯ、載波ＮＣＯ及雙路ＤＡＣ組成。其內(nèi)部組成如圖１所示。各組成部分的功能如下：

前端數(shù)據(jù)輸入模塊：ＨＳＰ５０４１５的信號輸入管腳是ＤＩＮ(０～１５)、ＩＳＴＲＢ、ＴＸＥＮ和ＤＡＴＡＣＬＫ。數(shù)據(jù)輸入有兩種方式：一種是固定符號速率傳輸方式，一種是猝發(fā)傳輸方式。在固定符號速率傳輸方式下，數(shù)據(jù)將以２倍采樣率進入數(shù)據(jù)緩沖區(qū)，緩沖區(qū)為２５６×３２ｂｉｔ的ＦＩＦＯ。一旦一對Ｉ和Ｑ數(shù)據(jù)進入ＦＩＦＯ，數(shù)據(jù)會以采樣率讀出。因為ＦＩＦＯ完成了一個串并變換，將一路信號變換成Ｉ和Ｑ兩路信號，因此輸入端數(shù)據(jù)率是輸出端的２倍。在猝發(fā)方式下，當(dāng)數(shù)據(jù)滿或半滿時，ＦＩＦＯ的標(biāo)志位可觸發(fā)ＤＳＰ的中斷，通知ＤＳＰ停止發(fā)數(shù)據(jù)，這時可讀數(shù)據(jù)。Ｉ／Ｏ輸入時序如圖２所示。

星座映射圖：星座映射圖中有一個用戶可編程查找表（２５６×８ｂｉｔ ＲＡＭ），這個查找表僅支持Ｉ／Ｑ最大位寬為４ｂｉｔ(２５６ＱＡＭ)的數(shù)據(jù)，可完成各種正交的ＰＭ和ＡＭ基帶碼映射。Ｉ和Ｑ數(shù)據(jù)合并成８ｂｉｔ的數(shù)據(jù)作為地址去查表，得到映射數(shù)據(jù)并以Ｉｏｕｔ＜３:０＞和Ｑｏｕｔ＜３:０＞的形式輸出，如圖３所示。

成形濾波器：成形濾波器的基本內(nèi)插率為×４、×８或×１６。此外，還有一個可選的２ｂｉｔ模式以供用戶將抽樣率減少１／２。成形濾波器的運算由移位累加來完成，其最大輸入采樣率為ＭＩＮ((ＣＬＫ×２×２＾ｔｗｏＢｉｔＭｏｄｅ)／(＃ｂｉｔ×ｉｎｔｅｒｐｏｌａｔｉｏｎＲａｔｅ)，ＣＬＫ／４)。若使用２ｂｉｔ模式，則式中ｔｗｏＢｉｔＭｏｄｅ為１，否則為０，＃ｂｉｔ為輸入數(shù)據(jù)的位數(shù)，ｉｎｔｅｒｐｏｌａｔｉｏｎＲａｔｅ為內(nèi)插率。

半帶濾波器：半帶濾波器的內(nèi)插率為２，由于其系數(shù)在偶數(shù)點上為零，因此可將計算量減少一倍。

內(nèi)插濾波器：內(nèi)插濾波器將半帶濾波器的輸出采樣率插值到最終的采樣率Ｆｓｏｕｔ。

數(shù)控振蕩器（ＮＣＯ）：為內(nèi)插濾波器提供時鐘，并允許輸入和輸出采樣率有非整數(shù)倍關(guān)系。

乘法器：把基帶信號調(diào)制到可編程中頻上。

輸出模塊：ＨＳＰ５０４１５內(nèi)部集成了雙路１２位ＤＡＣ，并由ｘ／ｓｉｎｘ濾波器提供滾降補償，可以實現(xiàn)模擬輸出。另外還提供了１４位數(shù)字輸出。

２．２ ＨＳＰ５０４１５的特點

ＨＳＰ５０４１５是一個功能強大的可編程調(diào)制器，編程十分靈活，信號的極性可以通過編程來改變，內(nèi)部集成了高速Ｄ／Ａ轉(zhuǎn)換器，性價比較高。ＨＳＰ５０４１５具有功耗低、 精度高、可靠性強等優(yōu)點，其主要性能參數(shù)如下：

●最高輸出采樣率達１００ＭＨｚ最高輸入數(shù)據(jù)率達２５ＭＨｚ。

●編程載波ＮＣＯ和符號ＮＣＯ均為３２位，精度高。

●ｘ／ｓｉｎｘ滾降補償。

●每路有四片６４×７２位的ＦＩＲ濾波器，其系數(shù)ＲＡＭ可由Ｉｎｔｅｒｓｉｌ公司提供的軟件來產(chǎn)生。

●成形濾波器的內(nèi)插率可編程設(shè)置，達２４個符號間隔，半帶濾波器和內(nèi)插濾波器的系數(shù)是固定的。

●數(shù)字信號處理能力大于７０ｄＢ（ＳＦＤＲ）。

●１４位數(shù)字輸出或雙路１２位Ｄ／Ａ模擬輸出，Ｄ／Ａ處理能力大于５０ｄＢ。微處理器端口有１８個控制寄存器，可方便地控制２５６×３２位ＦＩＦＯ及其深度、成形濾波器的階數(shù)、增益調(diào)整、符號速率、載波頻率及是否旁路某些模塊等。

２．３ ＨＳＰ５０４１５的主要管腳功能：

ＣＬＫ： 系統(tǒng)時鐘

ＳＹＳＣＬＫ／２： 系統(tǒng)內(nèi)部時鐘

ＤＩＮ＜１５:０＞： 數(shù)據(jù)總線

ＣＤＡＴＡ＜７:０＞： 微處理器數(shù)據(jù)總線

ＲＤ： 微處理器讀

ＷＲ： 微處理器寫

ＡＤＤＲ＜２:０＞： 微處理器地址總線

Ｉｏｕｔ＜１３:０＞,Ｑｏｕｔ＜１３:０＞： 數(shù)字輸出

ＩＯＵＴＡ,ＩＯＵＴＢ,ＱＯＵＴＡ,ＱＯＵＴＢ: 模擬輸出

２＊ＳＹＭＣＬＫ： 采樣時鐘的２倍

ＲＥＦＣＬＫ： 參考時鐘

ＤＡＴＡＣＬＫ： 異步數(shù)據(jù)時鐘

ＴＸＥＮ： 猝發(fā)模式選通信號

ＩＳＴＲＢ： 路數(shù)據(jù)選通信號

ＩＮＴＲＥＱ： 中斷請求信號

ＦＥＭＰＴ,ＦＯＶＥＲ,ＦＦＵＬＬ： ＦＩＦＯ電平監(jiān)控信號

ＬＯＣＫＤＥＴ： 數(shù)字鎖相環(huán)的狀態(tài)標(biāo)志

ＩＣＯＭＰ,ＱＣＯＭＰ： 為減小串音提供的補償信號

ＲＥＦＬＯ： 內(nèi)部參考選擇

ＲＥＦＩＯ： 外部參考電壓輸入

ＦＳＡＤＪ： 滿量程電流調(diào)整

２．４ ＨＳＰ５０４１５的初始化及參數(shù)設(shè)置

ＨＳＰ５０４１５的初始化包括兩部分，一是對控制寄存器的初始化，二是對成形濾波器系數(shù)ＲＡＭ及星座映射器ＲＡＭ的初始化。ＨＳＰ５０４１５總共有１８個寄存器，通過對這些控制寄存器的訪問，可以方便地控制２５６×３２位ＦＩＦＯ及其深度、成形濾波器的階數(shù)、增益調(diào)整、符號速率、載波頻率以及是否旁路某些模塊等，從而便于進行硬件調(diào)試。系數(shù)和控制字的值可以使用Ｉｎｔｅｒｓｉｌ公司網(wǎng)站提供的可執(zhí)行文件ｓｉｍ４１５．ｅｘｅ和ｍｏｄｕｌａｔｏｒ．ｅｘｅ方便地產(chǎn)生。圖４表示將值為ＡＡＢＢＣＣＤＤ的控制字送入地址為０Ｃ的控制寄存器的時序。

ＨＳＰ５０４１５的參數(shù)可由下面的公式確定：

符號率ＮＣＯ＝（ｓｙｍｂｏｌｒａｔｅ／Ｆｓｏｕｔ）×２３２

載波ＮＣＯ＝（ｃａｒｒｉｅｒＦｒｅｑｕｅｎｃｙ／Ｆｓｏｕｔ）×２３２

３ ＨＳＰ５０４１５的調(diào)制原理及實現(xiàn)

ＨＳＰ５０４１５的復(fù)數(shù)乘法器可完成如下運算：

Ｓ(ｎ)＝Ｉ(ｎ)ｃｏｓ(ω０ｔｓ)－Ｑ(ｎ) ｓｉｎ(ω０ｔｓ)

其中，Ｓ(ｎ)為輸出信號，ω０為載波頻率，ｔｓ為取樣間隔。根據(jù)Ｉ(ｎ)和Ｑ(ｎ)編碼方式的不同，可以完成ＢＰＳＫ、ＱＰＳＫ、ｍ－ＱＡＭ等調(diào)制方式。如令Ｑ(ｎ)＝０，則：

Ｓ(ｎ)＝Ｉ(ｎ)ｃｏｓ(ω０ｔｓ)

此時即可得到ＤＳＢ調(diào)制信號。

４ 用ＨＳＰ５０４１５實現(xiàn)數(shù)字上變頻

ＨＳＰ５０４１５編程靈活，可應(yīng)用于無線電臺的發(fā)射系統(tǒng)中。圖５為ＨＳＰ５０４１５與ＴＭＳ３２０ＶＣ５５０９的接口電路，可用來實現(xiàn)數(shù)字上變頻技術(shù)。

圖中采用了兩個片選信號，用于區(qū)分微處理器端口和數(shù)據(jù)端口。初始化時ＣＥ２選通，ＤＳＰ通過微處理器接口訪問ＨＳＰ５０４１５。初始化完成后ＣＥ０選通，ＤＳＰ每收到一個中斷，便通過ＤＡＴＡ／ＦＩＦＯ接口向ＨＳＰ５０４１５發(fā)一個數(shù)據(jù)。ＸＦ連接ＩＳＴＲＢ以表明這個數(shù)據(jù)是Ｉ數(shù)據(jù)還是Ｑ數(shù)據(jù)。ＣＥ０與ＡＷＥ相或產(chǎn)生ＤＡＴＡＣＬＫ信號。中斷信號由２＊ＳＹＭＣＬＫ產(chǎn)生。

５ 典型程序代碼

５．１ 一個３２位寄存器初始化代碼

ａｍｏｖ ＃ＢＵＦＦ０,ｘａｒ０ ;ＢＵＦＦ０定義為片選２空間的地址０ｘ４０００００

ｍｏｖ ＃０ｘＤＤ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ１, ｘａｒ０ ;ＢＵＦＦ１定義為片選２空間的地址０ｘ４００００１

ｍｏｖ ＃０ｘＣＣ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ２, ｘａｒ０ ;ＢＵＦＦ２定義為片選２空間的地址０ｘ４００００２

ｍｏｖ ＃０ｘＢＢ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ３, ｘａｒ０ ;ＢＵＦＦ３定義為片選２空間的地址０ｘ４００００３

ｍｏｖ ＃０ｘＡＡ, ＊ａｒ０

ａｍｏｖ ＃ＢＵＦＦ４,ｘａｒ０ ;ＢＵＦＦ４定義為片選２空間的地址０ｘ４００００４

ｍｏｖ ＃０ｘ０Ｃ, ＊ａｒ０

５．２ 簡單的發(fā)送程序（以正弦波為例）

ｍｏｖ ＃６３， ａｃ０ ;設(shè)發(fā)射通常為６４,循環(huán)發(fā)送

ａｍｏｖ ｒｅａｌ_ｄａｔａ, ｘａｒ１ ;ｘａｒ１中存放實數(shù)

ａｍｏｖ ｉｍａｇ_ｄａｔａ, ｘａｒ２ ;ｘａｒ２中存放虛數(shù)

ｓｅｎｄ:

ａｍｏｖ ＃ＦＩＦＯ, ｘａｒ０ ;定義ＦＩＦＯ為片選０空間地址為０ｘ０２０００

ｂｓｅｔ ｘｆ

ｍｏｖ ＊ａｒ１＋, ＊ａｒ０

ｂｃｌｒ ｘｆ

ｍｏｖ ＊ａｒ２＋, ＊ａｒ０

ｓｕｂ ＃１, ａｃ０

ｂｃｃ ｑｑ, ａｃ０＝＝０

ｒｅｔｉ

ｑｑ: ｍｏｖ ＃６３, ａｃ０

ａｍｏｖ ｒｅａｌ_ｄａｔａ, ｘａｒ１

ａｍｏｖ ｉｍａｇ_ｄａｔａ, ｘａｒ２

ｒｅｔｉ