電路功能與優(yōu)勢(shì)

本電路采用精密乘法DAC和低噪聲運(yùn)算放大器，構(gòu)成雙極性、精密直流DAC配置。DAC是核心可編程元件，所選的放大器可決定精度或速度性能。對(duì)于精密、高精度、低噪聲應(yīng)用，可以用AD8066 等雙通道運(yùn)算放大器來提供電流電壓轉(zhuǎn)換和雙極性輸出。

圖1：雙極性精密直流轉(zhuǎn)換（原理示意圖）

電路描述

本電路利用一個(gè)運(yùn)放，通過配置即可提供二象限乘法操作。只連接一個(gè)運(yùn)放(A1)時(shí)，A1的輸出電壓可由下式得出：

VOUT (A1) = -VREF(D/2N)

其中D為載入DAC的數(shù)字字，N為位數(shù)：D = 0至255（8位AD5426）；D = 0至1023（10位AD5432）；D= 0至4095（12位AD5443）。

在一些應(yīng)用中，可能需要實(shí)現(xiàn)全四象限乘法操作或雙極性輸出擺幅，這可以利用另一個(gè)外部放大器(A2)和一些外部電阻來輕松實(shí)現(xiàn)，如圖1所示。本電路中，第二放大器A2提供兩倍增益，利用基準(zhǔn)電壓提供的偏置電壓使外部放大器偏置，便可實(shí)現(xiàn)全四象限乘法操作。根據(jù)電路的傳遞函數(shù)，正負(fù)輸出電壓由通過輸入數(shù)據(jù)D產(chǎn)生，D從代碼0(VOUT = ? VREF) 遞增至中間電平(VOUT = 0 V) ，和滿量程(VOUT = + VREF)。VOUT的計(jì)算公式如下：

VOUT = VREF × (D/2N-1) ? VREF

其中D為載入DAC的數(shù)字字，N為位數(shù)：D = 0至255（8位AD5426）；D = 0至1023（10位AD5432）；D= 0至4095（12位AD5443）。

本電路采用高精度、高穩(wěn)定性、10 V精密基準(zhǔn)電壓源ADR01，它與電路的VREF 輸入相連，如圖1所示?；鶞?zhǔn)電壓源的溫度系數(shù)和長(zhǎng)期漂移是要求高精度轉(zhuǎn)換應(yīng)用的主要考慮因素，因此該器件是理想選擇。

運(yùn)算放大器的電源電壓會(huì)限制DAC可以使用的基準(zhǔn)電壓。運(yùn)算放大器的偏置電流和失調(diào)電壓均為選擇精密電流輸出DAC的重要標(biāo)準(zhǔn)，因此該電路采用具有超低失調(diào)電壓（典型值為0.4 mV）和偏置電流（典型值為2 pA）的AD8066運(yùn)算放大器。

運(yùn)算放大器A1的輸入失調(diào)電壓要乘以電路的可變?cè)肼曉鲆妫ㄒ驗(yàn)榇嬖贒AC的代碼相關(guān)輸出阻抗）。由于放大器的輸入電壓失調(diào)，兩個(gè)相鄰數(shù)字碼之間的噪聲增益變化會(huì)使輸出電壓產(chǎn)生步進(jìn)變化。此輸出電壓變化與兩個(gè)代碼間所需的輸出變化相疊加，引起差分線性誤差；如果該誤差足夠大，可能會(huì)導(dǎo)致DAC非單調(diào)。一般而言，為了確保沿各代碼步進(jìn)時(shí)保持單調(diào)性，輸入失調(diào)電壓應(yīng)為L(zhǎng)SB的一小部分。對(duì)于12位AD5443，LSB大小為10 V/212 = 2.44 mV，而AD8066的輸入失調(diào)電壓僅為0.4 mV。

為使電路正常工作，必須采用出色的接地、布局和去耦技術(shù)。所有電源引腳均應(yīng)采用低電感、0.1 μF陶瓷電容直接在引腳上去耦。對(duì)地連接應(yīng)直接與較大面積的接地層相連。在每個(gè)電源進(jìn)入印刷電路板的位置，建議采用1 μF至10 μF電解電容進(jìn)行額外去耦。為簡(jiǎn)明起見，圖1未顯示這些去耦電容。

常見變化

OP2177 是另一款適合該電流電壓轉(zhuǎn)換電路的出色的雙通道運(yùn)算放大器，它同樣具有低失調(diào)電壓（典型值為15 μV）和超低偏置電流（典型值為0.5 nA）特性。ADR02 和 ADR03也是適用的低噪聲基準(zhǔn)電壓源，分別提供5.0 V和2.5 V輸出，與ADR01同屬一個(gè)基準(zhǔn)電壓源系列。另一種適用的低噪聲基準(zhǔn)電壓源系列產(chǎn)品是ADR441 和ADR445 。請(qǐng)注意，基準(zhǔn)輸入電壓VREF的值受所選運(yùn)算放大器的軌到軌輸出電壓擺幅限制。