一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2018-10-12 09:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言

時(shí)間延時(shí)積分電荷耦合器件(Time Delay and Integra-tion Charge Coupled Devices,TDICCD)易于實(shí)現(xiàn)實(shí)時(shí)成像,可與小相對(duì)孔徑的光學(xué)系統(tǒng)配合成像,從而大幅度減少遙感相機(jī)的體積和質(zhì)量,因此廣泛應(yīng)用在航空航天、火控系統(tǒng)和遠(yuǎn)海探測(cè)等領(lǐng)域?,F(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)在航空航天、工業(yè)自動(dòng)化、儀表儀器、計(jì)算機(jī)設(shè)計(jì)與應(yīng)用、通信、國(guó)防等領(lǐng)域的電子系統(tǒng)中的技術(shù)含量正以驚人的速度提升。完整的電子系統(tǒng)在單一FPGA芯片中實(shí)現(xiàn)早已成為現(xiàn)實(shí),電子類(lèi)新技術(shù)項(xiàng)目的開(kāi)發(fā)也更多地依賴(lài)于FPGA技術(shù)的應(yīng)用。

TDICCD是一種時(shí)間延遲積分圖像傳感器件,精準(zhǔn)可靠的時(shí)序邏輯信號(hào)是TDICCD工作的最基本條件,是保障整個(gè)系統(tǒng)有效工作的關(guān)鍵,闡述了以FPGA為開(kāi)發(fā)平臺(tái)設(shè)計(jì)TDICCD8091驅(qū)動(dòng)時(shí)序的全過(guò)程。

1 TDICCD的特點(diǎn)及工作原理

1.1 TDICCD的特點(diǎn)

TDICCD 是一種具有面陣結(jié)構(gòu),線(xiàn)陣輸出的CCD,它的列數(shù)是一行的像元數(shù),它的行數(shù)是TDICCD的級(jí)數(shù)N,較普通的線(xiàn)陣CCD 而言,它具有多重級(jí)數(shù)延時(shí)積分的功能。TDICCD 器件利用物體的運(yùn)動(dòng)速度與行轉(zhuǎn)移速度同步方式,對(duì)物體進(jìn)行多次(N級(jí))曝光,并對(duì)其信號(hào)進(jìn)行累加,隨著TDI級(jí)數(shù)增加,信號(hào)隨TDI級(jí)數(shù)(N) 成線(xiàn)性增加,而噪聲隨TDI級(jí)數(shù)成平方根增加,TDICCD的信噪比(SNR)增加N 倍,從而獲得高的靈敏度和信噪比。利用曝光時(shí)間與使用的TDI級(jí)數(shù)成比例的關(guān)系,在不改變幀頻的情況下,通過(guò)選擇TDI級(jí)數(shù),改變器件的曝光次數(shù),使器件實(shí)現(xiàn)在不同照度下對(duì)目標(biāo)正常成像。

1.2 TDICCD的工作原理

TDICCD相機(jī)工作原理如圖1所示。相機(jī)攝像時(shí)隨衛(wèi)星向前移動(dòng),對(duì)地面同一靜止目標(biāo)物體多次曝光成像,被拍攝物體為地面上靜止的星星。在t1 時(shí)刻,星星在第1級(jí)(行)TDICCD上曝光成像,產(chǎn)生電荷信號(hào);t2 時(shí)刻,由于相機(jī)向前運(yùn)動(dòng),經(jīng)過(guò)了一個(gè)行周期后,第2 級(jí)TDICCD 再次對(duì)同一個(gè)星星曝光成像,產(chǎn)生電荷信號(hào)。

與此同時(shí),時(shí)鐘信號(hào)驅(qū)動(dòng)第1級(jí)TDICCD 上產(chǎn)生的電荷轉(zhuǎn)移到第2 級(jí)TDICCD 上。這樣,該行TDICCD 不僅包括此次曝光產(chǎn)生的電荷,而且也包括前一級(jí)轉(zhuǎn)移來(lái)的電荷,使電荷量增加了1 倍。依此類(lèi)推,若TDICCD 的級(jí)數(shù)為N,相機(jī)輸出信號(hào)將增加為原來(lái)的N 倍。圖1中設(shè)定TDI 的級(jí)數(shù)為4 級(jí),因此在t4 時(shí)刻,在TDI 的第4 級(jí)(行)星星曝光產(chǎn)生的電荷量為原來(lái)的4倍。

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

2 設(shè)計(jì)目標(biāo)分析

2.1 TDICCD8091簡(jiǎn)介

TDICCD8091是美國(guó)仙童公司的一款9 216×128的高速光電傳感器,每行的像素點(diǎn)數(shù)目高達(dá)9 216 個(gè),像元大小為8.75 μm × 8.75 μm ,TDI積分級(jí)數(shù)為4,8,16,32,64,96,128 可選,行轉(zhuǎn)移速率為12 kHz.電荷讀出有向上和向下兩個(gè)方向可選,每個(gè)方向有6 個(gè)輸出端口,每個(gè)端口讀出速率為20 MHz,總速率為120 MHz,讀出像元電荷數(shù)目1 536 個(gè)。每個(gè)輸出端口有寄存器放大器用來(lái)緩存和放大信號(hào)。TDICCD8091 內(nèi)部結(jié)構(gòu)包含有:光積分區(qū)域(垂直移位寄存器)、21行獨(dú)立區(qū)域(垂直移位寄存器)和水平移位讀出區(qū)域(水平移位寄存器),其中,21行獨(dú)立區(qū)域靠近水平讀出的3行為快速轉(zhuǎn)移區(qū)域,剩下的18行為慢速轉(zhuǎn)移區(qū)域,21行均被遮光材料遮擋。

TDICCD8091的外形圖如圖2所示。

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

2.2 TDICCD8091的時(shí)序要求分析

TDICCD8091積分級(jí)數(shù)的選擇由輸入端口VSW128-D(U)、VSW64-D(U)、VSW32-D(U)、VSW16-D(U)、VSW8-D(U)、VSW4-D(U)配合模擬開(kāi)關(guān)控制實(shí)現(xiàn)。具體接法:例如當(dāng)選擇向上32級(jí)積分時(shí),VSW4-U、VSW8-U、VSW16-U接信號(hào)V3,VSW32-U接-3 V電壓,VSW64-U、VSW128-U 接+15 V 電壓,同時(shí)33~128 級(jí)的行轉(zhuǎn)移端口接+15 V電壓,水平移位讀出端口接+3 V電壓,1~32級(jí)的行轉(zhuǎn)移端口接信號(hào)V1、V2、V3,水平移位讀出端口接H1、H2、H3、H4.

TDICCD8091正常工作所需要的時(shí)序信號(hào)如圖3所示。其中,V1、V2、V3為12 kHz占空比為50%的三相時(shí)鐘信號(hào),時(shí)鐘高電平+15 V、低電平0 V,控制光積分區(qū)域和21 行獨(dú)立區(qū)域后18 行信號(hào)電荷的垂直移位;VHS1、VHS2、VHS3 為12 kHz占空比小于5%的移位時(shí)鐘信號(hào),時(shí)鐘高電平+15 V、低電平0 V,控制前3行獨(dú)立區(qū)域信號(hào)電荷的垂直移位;H1、H2、H3、H4 為20 MHz占空比50%的四相時(shí)鐘信號(hào),時(shí)鐘高電平0 V、低電平-5 V,控制每個(gè)端口1 536個(gè)像元電荷的水平移位讀出,同時(shí),H1信號(hào)還控制像元電荷由垂直轉(zhuǎn)移向水平轉(zhuǎn)移的過(guò)度,此時(shí)高電平為+5 V;FOG為讀出時(shí)鐘信號(hào),時(shí)鐘高電平+1 V、低電平-5 V;RG是復(fù)位脈沖信號(hào),時(shí)鐘高電平+15 V、低電平+4 V,作用為在每個(gè)像元電荷讀出前,清除前一個(gè)像元?dú)堄嚯姾?,信?hào)頻率20 MHz.這些時(shí)鐘的高低電平電壓值在硬件電路通過(guò)芯片EL7212驅(qū)動(dòng)實(shí)現(xiàn)。

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

3 時(shí)序邏輯設(shè)計(jì)及仿真結(jié)果

3.1 時(shí)序程序設(shè)計(jì)

整個(gè)時(shí)序程序信號(hào)總流程圖如圖4所示。程序總共由7個(gè)模塊組成:輸入同步時(shí)鐘模塊產(chǎn)生頻率20 MHz的主時(shí)鐘CLK,CLK 通過(guò)分頻模塊產(chǎn)生頻率36 kHz 的CLK1 和頻率5 MHz 的CLK2;信號(hào)控制模塊在主時(shí)鐘CLK 的同步作用下分別產(chǎn)生控制信號(hào)VClr、VSHClr 和HClr;輸入處理模塊對(duì)輸入主時(shí)鐘CLK做去抖動(dòng)處理后輸出時(shí)鐘信號(hào)CLK0;V 信號(hào)產(chǎn)生模塊輸出光積分區(qū)域行轉(zhuǎn)移所需的12 kHz 占空比為50%的三相時(shí)鐘信號(hào)V1、V2、V3;VHS信號(hào)產(chǎn)生模塊輸出12 kHz占空比小于5%的移位時(shí)鐘信號(hào)VHS1、VHS2、VHS3;H信號(hào)產(chǎn)生模塊輸出水平移位讀出區(qū)域所需的20 MHz占空比50%的四相時(shí)鐘信號(hào)H1、H2、H3、H4,以及FOG讀出時(shí)鐘信號(hào)和RG復(fù)位脈沖信號(hào)。

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

3.2 時(shí)序仿真結(jié)果

時(shí)序設(shè)計(jì)采用Altera公司的Quartus Ⅱ作為開(kāi)發(fā)平臺(tái),EP3C25Q240為硬件平臺(tái)??偟臅r(shí)序仿真結(jié)果如圖5所示,結(jié)果表明所有仿真信號(hào)滿(mǎn)足2.2節(jié)中的信號(hào)要求;圖6為FPGA上測(cè)得V1、V2的相位關(guān)系,圖7為FPGA上測(cè)得H1、H2相位關(guān)系,結(jié)果表明相位關(guān)系正確,能夠保證每個(gè)時(shí)刻至少有一個(gè)高電平和一個(gè)低電平,保證像元電荷的正常讀出。

TDICCD的原理、特點(diǎn)及如何在時(shí)序電路驅(qū)動(dòng)TDICCD8091設(shè)計(jì)

4 結(jié)語(yǔ)

時(shí)序在硬件電路中成功驅(qū)動(dòng)了TDICCD8091工作,驗(yàn)證了軟硬件的正確性和準(zhǔn)確性。程序設(shè)計(jì)利用同步時(shí)鐘控制全局電路的思想,避免競(jìng)爭(zhēng)與冒險(xiǎn),提高了程序的可靠性;采用模塊化設(shè)計(jì)思想提高程序的可重用性、可測(cè)試性、可讀性及可維護(hù)性;狀態(tài)機(jī)的設(shè)計(jì)方法提高了程序運(yùn)行的穩(wěn)定性。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2565

    文章

    52982

    瀏覽量

    767286
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618307
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52494

    瀏覽量

    440698
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    什么是時(shí)序電路?

    什么是時(shí)序電路?時(shí)序電路核心部件觸發(fā)器的工作原理
    發(fā)表于 03-04 06:32

    PLD練習(xí)2(時(shí)序電路)

    PLD練習(xí)2(時(shí)序電路)
    發(fā)表于 05-26 00:14 ?20次下載

    基于FPGA的TDICCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)

    在分析TDICCD器件驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上,設(shè)計(jì)了可選積分級(jí)數(shù)的驅(qū)動(dòng)時(shí)序發(fā)生器.作為衛(wèi)星上的有效載荷,TDIC?鄄CD成像系統(tǒng)可以根據(jù)不同的
    發(fā)表于 07-28 17:43 ?37次下載

    基于量子進(jìn)化算法的時(shí)序電路測(cè)試生成

    本文介紹將量子進(jìn)化算法應(yīng)用在時(shí)序電路測(cè)試生成的研究結(jié)果。結(jié)合時(shí)序電路特點(diǎn),本文將量子計(jì)算中的量子位和疊加態(tài)的概念引入傳統(tǒng)的測(cè)試生成算法中,建立了時(shí)序電路的量
    發(fā)表于 08-03 15:29 ?0次下載

    同步時(shí)序電路

    同步時(shí)序電路 4.2.1 同步時(shí)序電路的結(jié)構(gòu)和代數(shù)法描述
    發(fā)表于 01-12 13:31 ?5610次閱讀
    同步<b class='flag-5'>時(shí)序電路</b>

    什么是時(shí)序電路

    什么是時(shí)序電路 任意時(shí)刻的穩(wěn)定輸出,不僅與該時(shí)刻的輸入有關(guān),而且還
    發(fā)表于 01-12 13:23 ?8710次閱讀
    什么是<b class='flag-5'>時(shí)序電路</b>

    適于空間TDICCD相機(jī)的圖像壓縮系統(tǒng)設(shè)計(jì)

    提出了一種適于空間TDICCD相機(jī)的復(fù)雜度適中、高性能的圖像壓縮系統(tǒng)。其壓縮系統(tǒng)主要分為離散小波變換(DWT)單元和位平面編碼(BPE)單元。DWT采用兩個(gè)并行的9/7整數(shù)1D DWT完成2D DWT;B
    發(fā)表于 09-25 14:41 ?0次下載

    組合電路時(shí)序電路的講解

    組合電路時(shí)序電路是計(jì)算機(jī)原理的基礎(chǔ)課,組合電路描述的是單一的函數(shù)功能,函數(shù)輸出只與當(dāng)前的函數(shù)輸入相關(guān);時(shí)序電路則引入了時(shí)間維度,時(shí)序電路
    的頭像 發(fā)表于 09-25 09:50 ?2.6w次閱讀

    基于可編程邏輯器件實(shí)現(xiàn)TDICCD驅(qū)動(dòng)時(shí)序發(fā)生器的設(shè)計(jì)

    時(shí)間延時(shí)積分電荷耦合器件 (Time Delay and Integration Charge Coupled Devices) (TDICCD)是近幾年發(fā)展起來(lái)的一種新型光電傳感器。主要應(yīng)用在低
    發(fā)表于 07-28 17:42 ?1582次閱讀
    基于可編程邏輯器件實(shí)現(xiàn)<b class='flag-5'>TDICCD</b><b class='flag-5'>驅(qū)動(dòng)</b><b class='flag-5'>時(shí)序</b>發(fā)生器的設(shè)計(jì)

    時(shí)序電路基本介紹

    組合邏輯和時(shí)序邏輯電路是數(shù)字系統(tǒng)設(shè)計(jì)的奠基石,其中組合電路包括多路復(fù)用器、解復(fù)用器、編碼器、解碼器等,而時(shí)序電路包括鎖存器、觸發(fā)器、計(jì)數(shù)器、寄存器等。 在本文中,小編簡(jiǎn)單介紹關(guān)于
    的頭像 發(fā)表于 09-12 16:44 ?1w次閱讀
    <b class='flag-5'>時(shí)序電路</b>基本介紹

    什么是時(shí)序電路

    那么,如何才能將過(guò)去的輸入狀態(tài)反映到現(xiàn)在的輸出上呢?「時(shí)序電路」到底需要些什么呢?人類(lèi)總是根據(jù)過(guò)去的經(jīng)驗(yàn),決定現(xiàn)在的行動(dòng),這時(shí)我們需要的就是—記憶。同樣,「時(shí)序電路」也需要這樣的功能。這種能夠?qū)崿F(xiàn)人類(lèi)記憶功能的元器件就是觸發(fā)器。
    的頭像 發(fā)表于 03-24 10:48 ?1535次閱讀
    什么是<b class='flag-5'>時(shí)序電路</b>?

    什么是同步時(shí)序電路和異步時(shí)序電路,同步和異步電路的區(qū)別?

    同步和異步時(shí)序電路都是使用反饋來(lái)產(chǎn)生下一代輸出的時(shí)序電路。根據(jù)這種反饋的類(lèi)型,可以區(qū)分這兩種電路。時(shí)序電路的輸出取決于當(dāng)前和過(guò)去的輸入。時(shí)序電路
    的頭像 發(fā)表于 03-25 17:29 ?2.8w次閱讀
    什么是同步<b class='flag-5'>時(shí)序電路</b>和異步<b class='flag-5'>時(shí)序電路</b>,同步和異步<b class='flag-5'>電路</b>的區(qū)別?

    時(shí)序電路包括兩種類(lèi)型 時(shí)序電路必然存在狀態(tài)循環(huán)對(duì)不對(duì)

    時(shí)序電路是由觸發(fā)器等時(shí)序元件組成的數(shù)字電路,用于處理時(shí)序信號(hào),實(shí)現(xiàn)時(shí)序邏輯功能。根據(jù)時(shí)序元件的類(lèi)
    的頭像 發(fā)表于 02-06 11:22 ?2307次閱讀

    時(shí)序電路的分類(lèi) 時(shí)序電路的基本單元電路有哪些

    時(shí)序電路是一種能夠按照特定的順序進(jìn)行操作的電路。它以時(shí)鐘信號(hào)為基準(zhǔn),根據(jù)輸入信號(hào)的狀態(tài)和過(guò)去的狀態(tài)來(lái)確定輸出信號(hào)的狀態(tài)。時(shí)序電路廣泛應(yīng)用于計(jì)算機(jī)、通信系統(tǒng)、數(shù)字信號(hào)處理等領(lǐng)域。根據(jù)不同的分類(lèi)標(biāo)準(zhǔn)
    的頭像 發(fā)表于 02-06 11:25 ?3596次閱讀

    時(shí)序電路基本原理是什么 時(shí)序電路由什么組成

    時(shí)序電路基本原理是指電路中的輸出信號(hào)與輸入信號(hào)的時(shí)間相關(guān)性。簡(jiǎn)單來(lái)說(shuō),就是電路的輸出信號(hào)要依賴(lài)于其輸入信號(hào)的順序和時(shí)間間隔。 時(shí)序電路由時(shí)鐘信號(hào)、觸發(fā)器和組合邏輯
    的頭像 發(fā)表于 02-06 11:30 ?2718次閱讀