1 引言
在現(xiàn)代航空通訊過(guò)程中,通訊信息量比較大,傳輸過(guò)程中容易出現(xiàn)諸多問(wèn)題。在現(xiàn)有的磁帶記錄儀、數(shù)字處理專用機(jī),動(dòng)態(tài)參數(shù)記錄儀等設(shè)備,因技術(shù)、存儲(chǔ)容量、記錄速度、記錄的準(zhǔn)確性等方面都有很大的缺陷和不足。為對(duì)存在于航空通訊的諸多問(wèn)題,諸如通訊誤碼、中斷故障等做到及時(shí)掌握,查找原因,改進(jìn)通訊質(zhì)量,利用成熟的數(shù)字處理技術(shù)(DSP),基于TI 公司的TMS320F2812,設(shè)計(jì)了本通訊信息記錄系統(tǒng)。此通訊信息記錄系統(tǒng)主要包括信息管理、信息存儲(chǔ)、信息下載(后續(xù)開(kāi)發(fā))等部分組成。在設(shè)計(jì)過(guò)程中,主要使用到了CCS2000 開(kāi)發(fā)工具和一些輔助試驗(yàn)設(shè)備。DSP 是基于可編程超大規(guī)模集成電路和計(jì)算機(jī)技術(shù)發(fā)展起來(lái)的一門重要技術(shù),可廣泛應(yīng)用于通信控制、信號(hào)處理、儀器儀表、醫(yī)療、家電、軍事、工業(yè)檢測(cè)、控制及消費(fèi)類產(chǎn)品。DSP 芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP 應(yīng)用于各種場(chǎng)合提供了可能。在設(shè)計(jì)過(guò)程中,考慮到航空通訊的特殊要求,例如飛行時(shí)間,特殊的使用環(huán)境,及記錄設(shè)備與外界的鏈接,對(duì)存儲(chǔ)芯片都是一種特殊的要求,在以往的磁帶記錄儀、數(shù)字處理專用機(jī)等設(shè)備和器材中,一些體積大,存儲(chǔ)容量受限等因素利用DSP 可以得到很好的解決。
2 C2000 系列DSP 平臺(tái)及TMS320F2812 簡(jiǎn)介
在系統(tǒng)開(kāi)發(fā)過(guò)程中,需要一整套完整的軟硬件開(kāi)發(fā)工具。利用TI公司推出的用于TM320系列DSP的軟件集成環(huán)境(IDE)。CCS工作在Windows操作系統(tǒng)下,類似于VC++的集成開(kāi)發(fā)環(huán)境,采用圖形接口界面,提供編輯工具和管理工具。他將多種代碼產(chǎn)生工具匯編器,鏈接器,C/C++編譯器,建庫(kù)工具等集成在一個(gè)統(tǒng)一的開(kāi)發(fā)平臺(tái)中,并且CCS具有開(kāi)放式的架構(gòu),使TI和第三方能通過(guò)無(wú)縫插入附加專用工具來(lái)擴(kuò)張IDE功能。CCS所集成的代碼調(diào)試工具具有各種調(diào)試功能,包括原TI公司提供的C/C++源代碼調(diào)試器和模擬器所具有的所有功能,他能對(duì)TMS320系列DSP進(jìn)行指令級(jí)的仿真和可視化的實(shí)時(shí)數(shù)據(jù)分析。此外還提供了豐富的輸入、輸出庫(kù)函數(shù),從而極大的方便了TMS320系列DSP的軟件開(kāi)發(fā)過(guò)程。
本文是基于DSP和FPGA為核心的,結(jié)合數(shù)模轉(zhuǎn)換電路、緩存器、FLASH存儲(chǔ)器等元器件,設(shè)計(jì)的通訊信息存儲(chǔ)記錄系統(tǒng)。TMS320F2812 是TI公司主推的一款高性能32位定點(diǎn)DSP 控制器。采用先進(jìn)的體系結(jié)構(gòu),具有低功耗、運(yùn)行速度快和片內(nèi)資源豐富的特點(diǎn),在數(shù)字控制領(lǐng)域有著廣泛的應(yīng)用。它的主要特點(diǎn)有:
(1) 工作頻率高達(dá)150MHz(時(shí)鐘周期6.67ns),實(shí)時(shí)處理能力強(qiáng),能應(yīng)用于很多復(fù)雜的控制算法。
(2) 內(nèi)含高性能32 位CPU,同時(shí)包含2個(gè)16 ×16位乘累加器,可以方便地運(yùn)行16×16位和32×32的乘法累加操作,可滿足高精度與快速計(jì)算的要求。
(3)具有16 通道高性能12 位的帶流水線的模數(shù)轉(zhuǎn)換器(ADC),提供了兩個(gè)采樣保持電路,可以實(shí)現(xiàn)雙通道信號(hào)的同步采樣。
(4 )片上含兩個(gè)事件管理器(EVA 和EVB)可設(shè)計(jì)用于自身和FPGA的對(duì)通訊信息的管理控制等。
(5) 完善的外圍接口,包括1 個(gè)串行外圍接口(SPI)、2個(gè)串行通信接口(SCIs)、1個(gè)標(biāo)準(zhǔn)的UART 接口、1 個(gè)eCAN 接口和多通道緩沖串行接口(McBSP)等。
3 記錄系統(tǒng)硬件電路原理設(shè)計(jì)
記錄系統(tǒng)中通信管理設(shè)備與顯示設(shè)備的2 路422 數(shù)據(jù)由DSP 負(fù)責(zé)接收、分析、組織并轉(zhuǎn)存至FLASH 芯片(使用3 片)中,其余9 路422 數(shù)據(jù)和4 路429 數(shù)據(jù)由FPGA 負(fù)責(zé)接收、組織并轉(zhuǎn)存。FPGA 共有4 個(gè)FLASH 接口,除了接口4 控制4 片F(xiàn)LASH 之外,每個(gè)接口控制3片F(xiàn)LASH。圖 1 是 系統(tǒng)的原理框圖。
圖 1 系統(tǒng)的原理框圖
當(dāng)記錄系統(tǒng)處于工作狀態(tài)(GSE# = 0)時(shí),F(xiàn)PGA 和DSP 接收各個(gè)通道的數(shù)據(jù),進(jìn)行緩存、組織和寫入(DSP 還要對(duì)接收到的數(shù)據(jù)進(jìn)行分析,僅記錄控制字,如果是數(shù)據(jù)就直接丟棄)。為了能夠?qū)崿F(xiàn)循環(huán)存儲(chǔ)并且在擦除舊數(shù)據(jù)時(shí)不丟失新的數(shù)據(jù),每個(gè)通道的數(shù)據(jù)都組織為定長(zhǎng)為64 字節(jié)的數(shù)據(jù)塊,其中第1 個(gè)字節(jié)為通道標(biāo)識(shí)(因傳感器的通道比較多,設(shè)備繁雜在相應(yīng)的通道加上通道標(biāo)識(shí)),余下的63 字節(jié)為真實(shí)的數(shù)據(jù)和時(shí)標(biāo)信息,這個(gè)定長(zhǎng)數(shù)據(jù)塊是不可分割的,所有通道的數(shù)據(jù)按順序存儲(chǔ)到自身所在的FLASH 接口所控制的FLASH 芯片中,假定該接口有3 片F(xiàn)LASH 存儲(chǔ)器,使用第1 片存儲(chǔ)器時(shí)檢查第2 片存儲(chǔ)器是否可用,如果不可用,則向第2 片存儲(chǔ)器發(fā)送擦除命令;同理,使用第2 片存儲(chǔ)器時(shí)檢查第3 片存儲(chǔ)器是否可用,如果不可用,則向第3 片存儲(chǔ)器發(fā)送擦除命令;使用第3 片存儲(chǔ)器時(shí)檢查第1片存儲(chǔ)器是否可用,如果不可用,則向第1 片存儲(chǔ)器發(fā)送擦除命令;這樣就實(shí)現(xiàn)了循環(huán)存儲(chǔ)且保證丟掉的數(shù)據(jù)是最舊的數(shù)據(jù)。這樣的存儲(chǔ)方式要求有較大容量的緩存,在FPGA 內(nèi)實(shí)現(xiàn)較為困難,因此使用外掛FIFO。
當(dāng)記錄系統(tǒng)處于非空中工作狀態(tài)(GSE# = 1)時(shí),DSP 通過(guò)422 接口與外圍主處理系統(tǒng)進(jìn)行通信,如果需要獲取數(shù)據(jù),DSP 首先獲得各接口當(dāng)前存儲(chǔ)數(shù)據(jù)的具體空間,然后讀出數(shù)據(jù)進(jìn)行解析。如果需要對(duì)數(shù)據(jù)進(jìn)行擦除,對(duì)于自己管理的3 片F(xiàn)LASH,DSP 直接執(zhí)行擦除命令,對(duì)于FPGA 管理的13 片F(xiàn)LASH,DSP 通過(guò)與FPGA 之間的命令接口執(zhí)行擦除命令。共使用了16 片F(xiàn)IFO,1GB 容量均分到每個(gè)芯片,單芯片的容量需達(dá)到64M(512Mbit),這樣大容量的NOR 型FLASH 目前有AMD 公司的S29GL-P 系列和S70GL-N 系列,典型的寫數(shù)據(jù)速率為32B*106/(240+21)s ≈ 122.6KB/s,但目前考慮到貨源問(wèn)題,無(wú)法做到系統(tǒng)設(shè)備的大批量生產(chǎn),因此采用管腳兼容的AM29LV256M,總?cè)萘繛?12MB。
1 時(shí)鐘:記錄模塊使用了三種時(shí)鐘,其頻率分別是33MHz、7.3728MHz 和30MHz,33MHz時(shí)鐘提供給FPGA 內(nèi)部邏輯使用,可分頻產(chǎn)生毫秒計(jì)數(shù)時(shí)鐘和429 總線用時(shí)鐘。
2 復(fù)位電路:記錄模塊復(fù)位包括上電復(fù)位、外部復(fù)位及DSP 復(fù)位。任意復(fù)位信號(hào)有效時(shí)均能復(fù)位整個(gè)模塊,除了FLASH 芯片,FIFO 芯片和DSP 之外,無(wú)其它資源需要在復(fù)位時(shí)處于特定狀態(tài),因此只需考慮對(duì)FPGA 內(nèi)部邏輯和DSP、FLASH 芯片的復(fù)位。如圖2 復(fù)位電路示意圖。
圖 2 復(fù)位電路示意圖
3 模塊電壓:記錄模塊使用7 種電壓,+/-12V、5V、 3.3V、1.8V、1.9V 和2.5V。
4 看門狗電路:DSP內(nèi)部包含看門狗定時(shí)器,可通過(guò)軟件設(shè)置超時(shí)周期,并提供了使能/禁止看門狗的功能。
5 電平轉(zhuǎn)換:429電平轉(zhuǎn)換芯片使用2片HOLT公司的HI-8482雙通道接收器,422電平轉(zhuǎn)換芯片使用3片MAXIM公司的MAX309*通道接收器和1片MAXIM公司的MAX3491四通道發(fā)送器。
其中429電平轉(zhuǎn)換后的5V信號(hào)不能直接接入FPGA,需要用兼容3.3V/5V工作電壓的驅(qū)動(dòng)器進(jìn)行隔離。
6 FIFO:用于緩存接收到的數(shù)據(jù),選用IDT 公司的IDT72V05,單片容量為8K*8。每個(gè)FLASH 接口需要2 片,共需8 片。
7 NVSRAM:NVSRAM 用于保存FLASH 存儲(chǔ)空間的起始地址和結(jié)束地址,保證在下電后該信息不丟失,選用SIMTEK 公司的STK14C88-3。容量為32K*8bit。
8 FPGA:FPGA 的功能是將接收到的4 路429 和9 路422 數(shù)據(jù)分別緩存,分別寫入。每隔10ms 時(shí)標(biāo)生成插入單元會(huì)給緩存隊(duì)列插入相對(duì)時(shí)標(biāo),在軟件解析時(shí),結(jié)合GPS 通道傳送的日歷時(shí)間可還原出各通道各數(shù)據(jù)包的絕對(duì)時(shí)間(精度為10ms)。
9 地址空間分配:TMS320F2812 通過(guò)其外部擴(kuò)展接口訪問(wèn)外擴(kuò)RAM 和FPGA 內(nèi)部寄存器及FLASH 空間,該外部接口映射到5 個(gè)獨(dú)立的存儲(chǔ)空間,當(dāng)訪問(wèn)相應(yīng)的存儲(chǔ)空間時(shí),會(huì)產(chǎn)生一個(gè)片選信號(hào);每個(gè)空間都可以獨(dú)立地設(shè)置訪問(wèn)建立、激活及跟蹤時(shí)間。還可以使用XREADY信號(hào)來(lái)控制外設(shè)的訪問(wèn)。記錄模塊各單元所在存儲(chǔ)空間分配依據(jù)要求進(jìn)行分配。
4 記錄系統(tǒng)軟件設(shè)計(jì)
根據(jù)通訊協(xié)議、全雙工通信方式、通信速率(115.2 Kbps)、傳輸數(shù)據(jù)格式以及數(shù)據(jù)包結(jié)構(gòu)。數(shù)據(jù)包結(jié)構(gòu)如下表:
其中,數(shù)據(jù)類型用以標(biāo)識(shí)信令的種類;數(shù)據(jù)長(zhǎng)度為轉(zhuǎn)義前消息數(shù)據(jù)與校驗(yàn)和字節(jié)的總數(shù);校驗(yàn)和為消息中不含開(kāi)始與結(jié)束標(biāo)志的其余字節(jié)的CRC 校驗(yàn),占2 個(gè)字節(jié),CRC 算法按定義;數(shù)據(jù)流向從左至右發(fā)送數(shù)據(jù)包的每個(gè)字節(jié),每一個(gè)字節(jié)從低位至高位發(fā)送。如:C0 的發(fā)送順序?yàn)椋?,0,0,0,0,0,1,1。
通信協(xié)議:SLIP 是一個(gè)簡(jiǎn)單的面向字符的協(xié)議。在每個(gè)用戶信息幀的首尾各加-個(gè)特殊的標(biāo)志字節(jié) END ,封裝成為 SLIP 幀。標(biāo)識(shí)字節(jié) END 的編碼為(C0H)。若用戶信息幀中的某一個(gè)字節(jié)與(C0H)一樣,那么將這一個(gè)字節(jié)更換成(DBH, DCH)。這里的特殊字符(DBH)稱為SLIP 轉(zhuǎn)義字符。若用戶信息幀中的某個(gè)字節(jié)與(DBH)一樣,那么將這一個(gè)字節(jié)再更換成(DBH, DDH)。嚴(yán)格按照應(yīng)用軟件的開(kāi)發(fā)流程,結(jié)合信息在記錄設(shè)備中的傳輸,開(kāi)發(fā)軟件,并對(duì)各種需求功能就行開(kāi)發(fā).開(kāi)發(fā)的部分源程序:
5 創(chuàng)新點(diǎn)
首次采用TMS320F2812 結(jié)合AM29LV256M,采用的是現(xiàn)今國(guó)內(nèi)最大的記錄芯片,設(shè)計(jì)航空通信信息記錄系統(tǒng),實(shí)現(xiàn)了對(duì)通訊數(shù)據(jù)的實(shí)時(shí)記錄,設(shè)計(jì)出的記錄系統(tǒng)性能穩(wěn)定,可靠性高,存儲(chǔ)量更大,記錄時(shí)間更長(zhǎng),經(jīng)第三方驗(yàn)證,通過(guò)對(duì)容錯(cuò)能力的實(shí)驗(yàn),錯(cuò)誤率低于標(biāo)準(zhǔn)要求。首次完成了在航空通訊領(lǐng)域原始數(shù)據(jù)問(wèn)題紀(jì)錄的空白。在存儲(chǔ)芯片的選擇上,隨著技術(shù)的發(fā)展和改善,這一系統(tǒng)將得到完善和發(fā)展。設(shè)計(jì)基本達(dá)到了預(yù)期要求,滿足了需求,并在航空通訊裝備建設(shè)中得到了批量運(yùn)用,產(chǎn)生的經(jīng)濟(jì)效益巨大。
-
dsp
+關(guān)注
關(guān)注
556文章
8158瀏覽量
357641 -
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618583 -
芯片
+關(guān)注
關(guān)注
460文章
52520瀏覽量
441043 -
編譯器
+關(guān)注
關(guān)注
1文章
1662瀏覽量
50228
發(fā)布評(píng)論請(qǐng)先 登錄
FPGA與DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)
采用CAN總線與RS-485實(shí)現(xiàn)DSP通信接口
FPGA與DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)
采用DSP實(shí)現(xiàn)網(wǎng)絡(luò)通信接口設(shè)計(jì)
采用DSP實(shí)現(xiàn)網(wǎng)絡(luò)通信接口設(shè)計(jì)
通過(guò)FPGA實(shí)現(xiàn)溫控電路接口及其與DSP通信接口的設(shè)計(jì)
如何去實(shí)現(xiàn)對(duì)DSP系統(tǒng)的實(shí)時(shí)通信控制?
航空總線接口通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
基于DSP航空通信信息記錄系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
采用DSP芯片的分級(jí)分布式管理系統(tǒng)設(shè)計(jì)

航空圖像壓縮系統(tǒng)的DSP設(shè)計(jì)方案解析

DSP系統(tǒng)程序遠(yuǎn)程更新的研究與實(shí)現(xiàn)
基于TMS320F2812 DSP芯片的航空電源穩(wěn)定性自我測(cè)試診斷方案

基于DSP芯片實(shí)現(xiàn)異步串行通信系統(tǒng)的軟硬件設(shè)計(jì)

基于XC95108芯片實(shí)現(xiàn)DSP和ARM的并行通信系統(tǒng)的設(shè)計(jì)

評(píng)論