1.引言

在現(xiàn)代雷達(dá)系統(tǒng)中，含DSP電路板應(yīng)用很廣，含DSP電路板通常是以某種DSP芯片為核心，外圍配以雙口RAM（DRAM）和閃存（Flash）等器件。DSP芯片大多支持IEEE1149.1標(biāo)準(zhǔn)，并且在電路板中形成了邊界掃描鏈，支持邊界掃描。本文采用邊界掃描技術(shù)與傳統(tǒng)的外部輸入矢量測(cè)試方法相結(jié)合，為含DSP電路板的測(cè)試與診斷提供了可以借鑒的方法。

2.電路原理簡(jiǎn)介及總體測(cè)試思想

2.1 電路原理介紹

本文以雷達(dá)系統(tǒng)中某含DSP電路板為例對(duì)測(cè)試方法進(jìn)行介紹，該電路以AD公司的ADSP-21160M為核心，外加DRAM、Flash、信號(hào)匹配轉(zhuǎn)換器組成，F(xiàn)lash為DSP工作提供配置程序，4個(gè)DSP之間通過Link口進(jìn)行數(shù)據(jù)交換，同時(shí)DSP的部分?jǐn)?shù)據(jù)線和地址線與DRAM的數(shù)據(jù)線和地址線相連，DSP的Link口通過信號(hào)匹配轉(zhuǎn)換器與外部連接器進(jìn)行數(shù)據(jù)交換。該電路板在電路器件構(gòu)成上使用了集成度較高的器件，芯片封裝采用了PQFP132、PLCC100等多種表貼器件，器件引腳間距極小，采用探筆測(cè)試可能破壞電路工藝；并且電路上的DSP芯片不能從電路板上取下，所以采用邊界掃描技術(shù)較為合理。如圖1所示。

2.2 測(cè)試與診斷分析

對(duì)電路中核心器件DSP的資料分析，芯片具有JTAG測(cè)試接口，具備邊界掃描測(cè)試的條件。但邊界掃描測(cè)試不是基于IP內(nèi)核的測(cè)試，使用邊界掃描技術(shù)可以對(duì)電路測(cè)試但無法達(dá)到全面的測(cè)試與診斷，所以可以利用與傳統(tǒng)的外部輸入矢量測(cè)試方法相結(jié)合的方式實(shí)現(xiàn)電路的互連以及器件功能的測(cè)試，達(dá)到故障定位的目的。

2.3 測(cè)試系統(tǒng)組成

根據(jù)測(cè)試與診斷需求、測(cè)試工具以及電路本身的特點(diǎn)，設(shè)計(jì)穩(wěn)壓電路、JTAG測(cè)試接口轉(zhuǎn)換電路以及加入一片具有邊界掃描功能的芯片（FPGA）構(gòu)成的電路實(shí)現(xiàn)了對(duì)電路測(cè)試所需的資源。

*穩(wěn)壓電路。穩(wěn)壓電路對(duì)測(cè)試系統(tǒng)程控電源發(fā)送過來的電壓進(jìn)行濾波、穩(wěn)壓后提供被測(cè)板的工作電壓，保證被測(cè)板電源不會(huì)因?yàn)橐馔獾脑虍a(chǎn)生突變。

*FPGA電路。該部分電路為被測(cè)板提供測(cè)試的地址和數(shù)據(jù)信號(hào)，測(cè)試時(shí)使用系統(tǒng)平臺(tái)上的邊掃控制器將被測(cè)電路板上DSP的測(cè)試鏈路的JTAG口與適配板上的FPGA的JTAG口構(gòu)成一個(gè)測(cè)試鏈路，實(shí)現(xiàn)4個(gè)DSP之間互連測(cè)試、DSP與連接器連線測(cè)試、通過對(duì)FPGA配置程序?qū)崿F(xiàn)FPGA與DSP間互連線測(cè)試。

*JTAG測(cè)試接口轉(zhuǎn)接電路。將被測(cè)板上的DSP與測(cè)試轉(zhuǎn)接板上的FPGA的JTAG接口構(gòu)成一個(gè)測(cè)試通道，形成一個(gè)邊界掃描測(cè)試鏈路。如圖2所示。

3.測(cè)試與診斷流程開發(fā)

基于邊界掃描技術(shù)的測(cè)試診斷流程開發(fā)主要內(nèi)容包括對(duì)邊掃器件鏈路設(shè)計(jì)、引腳映射關(guān)系設(shè)置、邊界掃描控制器相關(guān)文檔設(shè)置，以及測(cè)試腳本語言的開發(fā)。圖3是該電路板的測(cè)試診斷流程圖。

*測(cè)試鏈路功能測(cè)試。實(shí)現(xiàn)對(duì)邊掃器件構(gòu)成的測(cè)試鏈路的連接情況進(jìn)行測(cè)試，以及完成邊掃器件引腳輸入輸出功能是否正常測(cè)試，只有在測(cè)試鏈路測(cè)試通過后才能使用邊界掃描控制器進(jìn)行后續(xù)測(cè)試。

*互連測(cè)試。依據(jù)被測(cè)板電路原理圖和測(cè)試轉(zhuǎn)接板原理圖的網(wǎng)表文件，通過邊界掃描測(cè)試軟件實(shí)現(xiàn)對(duì)被測(cè)電路板上的邊掃器件（DSP）、測(cè)試轉(zhuǎn)接板上FPGA共五個(gè)器件間兩兩互連線的是否出現(xiàn)開路、短路、虛焊等問題的測(cè)試。

*Flash測(cè)試。被測(cè)電路板上的每個(gè)Flash的控制使能信號(hào)由不同的器件進(jìn)行控制，在對(duì)Flash的測(cè)試過程中需要開發(fā)針對(duì)各Flash測(cè)試與診斷的測(cè)試腳本，在測(cè)試的過程中完成對(duì)故障的分析和定位，開發(fā)的測(cè)試腳本能夠定位到器件的具體引腳故障。

*DRAM測(cè)試。通過連接器發(fā)送DRAM配置程序的觸發(fā)信號(hào)，F(xiàn)PGA產(chǎn)生DRAM的讀寫時(shí)序，對(duì)DRAM的讀寫功能進(jìn)行測(cè)試，F(xiàn)PGA讀寫的測(cè)試結(jié)果進(jìn)行判讀并生成一定的測(cè)試結(jié)果數(shù)據(jù)由連接器采集至測(cè)試系統(tǒng)，判斷該部分電路功能是否正常。

按照上述開發(fā)過程實(shí)現(xiàn)的測(cè)試診斷流程的故障覆蓋率≥83%,故障檢測(cè)率約為92%,隔離到3個(gè)器件以內(nèi)的故障隔離率≥95%.

4.總結(jié)

通過在測(cè)試轉(zhuǎn)接板上放置具有邊界掃描功能的芯片將該芯片與被測(cè)板上的邊掃芯片構(gòu)成測(cè)試簇，傳統(tǒng)的外部輸入矢量測(cè)試彌補(bǔ)了邊掃測(cè)試的不足，進(jìn)而實(shí)現(xiàn)了較高的電路測(cè)試覆蓋率。