一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何解決異步FIFO跨時(shí)鐘域亞穩(wěn)態(tài)問題?

DIri_ALIFPGA ? 來源:未知 ? 作者:胡薇 ? 2018-09-05 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時(shí)鐘域的問題:前一篇已經(jīng)提到要通過比較讀寫指針來判斷產(chǎn)生讀空和寫滿信號(hào),但是讀指針是屬于讀時(shí)鐘域的,寫指針是屬于寫時(shí)鐘域的,而異步FIFO的讀寫時(shí)鐘域不同,是異步的,要是將讀時(shí)鐘域的讀指針與寫時(shí)鐘域的寫指針不做任何處理直接比較肯定是錯(cuò)誤的,因此我們需要進(jìn)行同步處理以后進(jìn)行比較。

解決方法:兩級(jí)寄存器同步 + 格雷碼

同步的過程有兩個(gè):

(1)將寫時(shí)鐘域的寫指針同步到讀時(shí)鐘域,將同步后的寫指針與讀時(shí)鐘域的讀指針進(jìn)行比較產(chǎn)生讀空信號(hào);

(2)將讀時(shí)鐘域的讀指針同步到寫時(shí)鐘域,將同步后的讀指針與寫時(shí)鐘域的寫指針進(jìn)行比較產(chǎn)生寫滿信號(hào);

異步FIFO的寫指針和讀指針分屬不同時(shí)鐘域,這樣指針在進(jìn)行同步過程中很容易出錯(cuò),比如寫指針在從0111到1000跳變時(shí)4位同時(shí)改變,這樣讀時(shí)鐘在進(jìn)行寫指針同步后得到的寫指針可能是0000-1111的某個(gè)值,一共有2^4個(gè)可能的情況,而這些都是不可控制的,你并不能確定會(huì)出現(xiàn)哪個(gè)值,那出錯(cuò)的概率非常大,怎么辦呢?到了格雷碼發(fā)揮作用的時(shí)候了,而格雷碼的編碼特點(diǎn)是相鄰位每次只有 1 位發(fā)生變化, 這樣在進(jìn)行指針同步的時(shí)候,只有兩種可能出現(xiàn)的情況:

指針同步正確,正是我們所要的;

指針同步出錯(cuò),舉例假設(shè)格雷碼寫指針從000->001,將寫指針同步到讀時(shí)鐘域同步出錯(cuò),出錯(cuò)的結(jié)果只可能是000->000,因?yàn)橄噜徫坏母窭状a每次只有一位變化,這個(gè)出錯(cuò)結(jié)果實(shí)際上也就是寫指針沒有跳變保持不變,我們所關(guān)心的就是這個(gè)錯(cuò)誤會(huì)不會(huì)導(dǎo)致讀空判斷出錯(cuò)?答案是不會(huì),最多是讓空標(biāo)志在FIFO不是真正空的時(shí)候產(chǎn)生,而不會(huì)出現(xiàn)空讀的情形。所以gray碼保證的是同步后的讀寫指針即使在出錯(cuò)的情形下依然能夠保證FIFO功能的正確性。在同步過程中的亞穩(wěn)態(tài)不可能消除,但是我們只要保證它不會(huì)影響我們的正常工作即可。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5434

    瀏覽量

    124529
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    402

    瀏覽量

    44819

原文標(biāo)題:異步FIFO跨時(shí)鐘域亞穩(wěn)態(tài)如何解決?

文章出處:【微信號(hào):ALIFPGA,微信公眾號(hào):FPGA極客空間】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA中復(fù)位電路的亞穩(wěn)態(tài)技術(shù)詳解

    只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、時(shí)鐘
    的頭像 發(fā)表于 09-30 17:08 ?4033次閱讀
    FPGA中復(fù)位電路的<b class='flag-5'>亞穩(wěn)態(tài)</b>技術(shù)詳解

    時(shí)鐘的解決方案

    在很久之前便陸續(xù)談過亞穩(wěn)態(tài)FIFO,復(fù)位的設(shè)計(jì)。本次亦安做一個(gè)簡(jiǎn)單的總結(jié),從宏觀上給大家展示時(shí)鐘的解決方案。
    的頭像 發(fā)表于 01-08 09:42 ?1259次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的解決方案

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    異步信號(hào)檢測(cè)、時(shí)鐘信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。1.3亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后,寄存
    發(fā)表于 01-11 11:49

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    產(chǎn)生,我們就要對(duì)亞穩(wěn)態(tài)進(jìn)行消除,常用對(duì)亞穩(wěn)態(tài)消除有三種方式:(1) 對(duì)異步信號(hào)進(jìn)行同步處理;(2) 采用FIFO對(duì)
    發(fā)表于 04-25 15:29

    FPGA的亞穩(wěn)態(tài)現(xiàn)象是什么?

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘之間傳輸
    發(fā)表于 09-11 11:52

    在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)的原因

    元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、時(shí)鐘信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)
    發(fā)表于 10-19 10:03

    FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)的原因

    的,亞穩(wěn)態(tài)主要發(fā)生在異步信號(hào)檢測(cè)、時(shí)鐘信號(hào)傳輸以及復(fù)位電路等常用設(shè)計(jì)中。03 亞穩(wěn)態(tài)危害由于
    發(fā)表于 10-22 11:42

    在FPGA中,同步信號(hào)、異步信號(hào)和亞穩(wěn)態(tài)的理解

    為clk2時(shí)鐘異步信號(hào),那么D4信號(hào)就有可能出現(xiàn)亞穩(wěn)態(tài)。假設(shè)D4信號(hào)出現(xiàn)亞穩(wěn)態(tài)后,恢復(fù)至穩(wěn)態(tài)
    發(fā)表于 02-28 16:38

    今日說“法”:讓FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)“無處可逃”

    亞穩(wěn)態(tài)產(chǎn)生,我們就要對(duì)亞穩(wěn)態(tài)進(jìn)行消除,常用對(duì)亞穩(wěn)態(tài)消除有三種方式:[tr][tr](1) 對(duì)異步信號(hào)進(jìn)行同步處理;[tr][tr](2) 采用FIF
    發(fā)表于 04-27 17:31

    異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

    異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì),解決亞穩(wěn)態(tài)的問題
    發(fā)表于 11-10 15:21 ?4次下載

    時(shí)序問題常見的時(shí)鐘亞穩(wěn)態(tài)問題

    今天寫一下時(shí)序問題常見的時(shí)鐘亞穩(wěn)態(tài)問題。 先說明一下亞穩(wěn)態(tài)問題: D觸發(fā)器有個(gè)明顯的特征就是建立時(shí)間(setup time)和保持時(shí)間
    的頭像 發(fā)表于 06-18 15:28 ?3311次閱讀

    Verilog電路設(shè)計(jì)之單bit時(shí)鐘同步和異步FIFO

    FIFO用于為匹配讀寫速度而設(shè)置的數(shù)據(jù)緩沖buffer,當(dāng)讀寫時(shí)鐘異步時(shí),就是異步FIFO。多bit的數(shù)據(jù)信號(hào),并不是直接從寫
    發(fā)表于 01-01 16:48 ?1591次閱讀

    時(shí)鐘類型介紹 同步FIFO異步FIFO的架構(gòu)設(shè)計(jì)

    在《時(shí)鐘與復(fù)位》一文中已經(jīng)解釋了亞穩(wěn)態(tài)的含義以及亞穩(wěn)態(tài)存在的危害。在單時(shí)鐘系統(tǒng)中,亞穩(wěn)態(tài)出現(xiàn)的概率非常低,采用同步設(shè)計(jì)基本可以規(guī)避風(fēng)險(xiǎn)。但在
    的頭像 發(fā)表于 09-19 09:32 ?3915次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>類型介紹 同步<b class='flag-5'>FIFO</b>和<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的架構(gòu)設(shè)計(jì)

    FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)解析

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號(hào)在無關(guān)信號(hào)或者異步時(shí)鐘之間傳輸
    的頭像 發(fā)表于 09-19 15:18 ?2504次閱讀
    FPGA設(shè)計(jì)中的<b class='flag-5'>亞穩(wěn)態(tài)</b>解析

    如何處理時(shí)鐘這些基礎(chǔ)問題

    對(duì)于數(shù)字設(shè)計(jì)人員來講,只要信號(hào)從一個(gè)時(shí)鐘跨越到另一個(gè)時(shí)鐘,那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“
    發(fā)表于 01-08 09:39 ?988次閱讀
    如何處理<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>這些基礎(chǔ)問題