在以太網(wǎng)中，物理層芯片（Physical Layer Interface Devices，PHY）是將各網(wǎng)元連接到物理介質(zhì)上的關(guān)鍵部件。負(fù)責(zé)完成互連參考模型（OSI）第I層中的功能，即為鏈路層實(shí)體之間進(jìn)行位傳輸提供物理連接所需的機(jī)械、電氣、光電轉(zhuǎn)換和規(guī)程手段。其功能包括建立、維護(hù)和拆除物理電路，實(shí)現(xiàn)物理層比特（bit）流的透明傳輸?shù)取Ｎ锢韺影?個(gè)功能層和兩個(gè)上層接口。兩個(gè)上層接口為物理介質(zhì)無關(guān)層接口（MII）和物理介質(zhì)相關(guān)層接口（MDI），在MII的上層是邏輯數(shù)據(jù)鏈路層（DLL），而MDI的下層則直接與傳輸介質(zhì)相連。而這些子層的正常工作都離不開一個(gè)穩(wěn)定精確的時(shí)鐘同步信號(hào)。PLL在物理層芯片的時(shí)鐘同步應(yīng)用中，要求其輸出時(shí)鐘帶寬覆蓋范圍廣，電壓控制頻率線性度好，頻譜純度高。在PLL設(shè)計(jì)過程中，VCO是最為關(guān)鍵的設(shè)計(jì)環(huán)節(jié)，其性能將直接決定PLL的設(shè)計(jì)工作質(zhì)量。近年來，VCO相位噪聲得到越來越深入的研究，各種低噪聲VCO結(jié)構(gòu)不斷涌現(xiàn)，文獻(xiàn)中提到的交叉耦合電流饑餓型VCO便是其中一種。電流饑餓是指電路單元的電流受到電流源的鉗制而不能達(dá)到其應(yīng)有的最大值。本文在其基礎(chǔ)上采用了一種有效控制電壓變換電路，保證原有電路優(yōu)點(diǎn)的同時(shí)擴(kuò)展了線性度，提高抗噪聲能力，有效降低了相位噪聲。

1、VCO延遲單元工作原理

圖1所示為電流饑餓型VCO中的單級(jí)結(jié)構(gòu)。PNP管M1和NPN管M2是延遲單元的組成部分，Ictrl是用于控制電容的放電電流Id1和充電電流Id2，他們是構(gòu)成環(huán)形振蕩器的每一級(jí)。Ictrl控制著流過M1管和M2管的電流，所以由M1管和M2管構(gòu)成的延遲單元處于電流饑餓狀態(tài)。每一級(jí)遲單元處于電流饑餓狀態(tài)。每一級(jí)的電流都由同一個(gè)電流源所鏡像，所以Id1=Id2同時(shí)電流大小由輸入控制電流Ictrl控制。

反相延遲主要是2個(gè)原因：一個(gè)是RC的充電時(shí)間；另一個(gè)是反相器的預(yù)置電壓。而這2個(gè)延遲時(shí)間的產(chǎn)生都是可以通過調(diào)整寬長(zhǎng)比來實(shí)現(xiàn)。環(huán)形反相的次數(shù)必須是奇數(shù)，這樣電路才不會(huì)鎖定導(dǎo)致振蕩失敗。而差動(dòng)結(jié)構(gòu)的振蕩器級(jí)電路數(shù)可以是偶數(shù)，只要將其中的一級(jí)接成不反相的。這種靈活性是差動(dòng)電路優(yōu)于單端電路的一個(gè)優(yōu)點(diǎn)。

2、電流饑餓型VCO

如圖2所示VCO由11級(jí)單端反相延時(shí)單元組成的差分電流饑餓型環(huán)型振蕩器結(jié)構(gòu)，11級(jí)差分反相延遲單元，交叉耦合輸出結(jié)構(gòu)轉(zhuǎn)為單端輸出，其振蕩電壓可達(dá)到全擺幅。交叉耦合、柵極接地的P管，在兩個(gè)環(huán)之間加入一個(gè)反相器，使它們的輸出信號(hào)相位差為180°。為了在上電的時(shí)候能立即使兩個(gè)振蕩器同步并保持180°的輸出相差，這兩個(gè)門的尺寸必須設(shè)得比較大以便有足夠大的驅(qū)動(dòng)能力。這種結(jié)構(gòu)能夠有效地抑制環(huán)境噪聲包括電源和襯底噪聲的影響，因此具有良好的抗噪能力。在設(shè)計(jì)環(huán)型振蕩器時(shí)，應(yīng)充分考慮每級(jí)輸入輸出點(diǎn)的電容負(fù)載，保證每一級(jí)的延時(shí)都相同，這樣每個(gè)輸入輸出點(diǎn)的振蕩頻率才能相同。

此外，由于溝道長(zhǎng)度L決定了最大工作頻率，因此在滿足最大工作頻率指標(biāo)的條件下應(yīng)盡可能增加溝道長(zhǎng)度以減少電路對(duì)工藝參數(shù)的敏感程度，即使在最壞情況下仍能保證電路正常工作。第一級(jí)反相器的控制電流來自于PLL中RC濾波器的輸出電壓轉(zhuǎn)換過來的。在設(shè)計(jì)反相器的寬長(zhǎng)比時(shí)要保證有足夠大的控制電流調(diào)節(jié)范圍，同時(shí)也要使溝道長(zhǎng)度足夠長(zhǎng)以消除短溝道效應(yīng)。反相器MOS管的襯底與濾波器電容接同一個(gè)參考地電位，這樣可以保證PMOS管和NMOS管不受接地噪聲的影響。在與控制支路平行的電流通路中，NMOS管是長(zhǎng)溝道管，它為VCO提供小的偏置電流，保證了當(dāng)控制管工作在亞閾值狀態(tài)時(shí)振蕩器仍能振蕩。反相器電容管連接在虛地線與VDD之間，其作用等效一個(gè)電容，它能有效地限制虛地線的電壓波動(dòng)，從而增強(qiáng)VCO的抗噪聲能力。如果需要較大的電容值，可以通過多管并聯(lián)的方法得到。但是該電路需要設(shè)計(jì)一個(gè)良好的電壓／電流轉(zhuǎn)換電路，即控制電壓變換電路。

3、控制電壓交換電路

控制電壓變換電路如圖3所示，該電路的工作原理是在保持振蕩器控制電流范圍不變的情況下對(duì)RC濾波器的輸出電壓，即變換電路的輸入電壓進(jìn)行成比例縮放。這樣使得振蕩控制支路在臨界飽和工作狀態(tài)下能夠提供更大的控制電流，從而改善高頻區(qū)域的線性度，增大VCO的線性覆蓋頻率范圍。在圖3中，控制管M1是做阻抗變換，M2，M3用于電壓的放大，第一級(jí)反相放大管采用PMOS管的形式放大很小的電壓，M3管是第二級(jí)反相放大NMOS管。這樣可以保證輸出電壓跟輸入電壓是具有同相功能。該控制電壓變換電路的偏置電路采用共源共柵結(jié)構(gòu)，完全適用于低壓電路。該結(jié)構(gòu)不僅增強(qiáng)變換電壓對(duì)電源，工藝，溫度依賴性，輸出電流噪聲的干擾能力，同時(shí)抑制了電源噪聲對(duì)VCO輸入電壓的影響。 M1，M13，M18管組成了低壓共源共柵結(jié)構(gòu)，這時(shí)M1管的柵電壓為（Vth+2Vds），該電壓由M18和M22管組成的偏置支路提供。通過隔離控制管和振蕩器控制電流，可以進(jìn)一步抑制振蕩器產(chǎn)生的電壓振蕩對(duì)控制管的影響，降低了控制電流的波動(dòng)，從而減小了VCO輸出的頻率抖動(dòng)，大大降低了VCO輸出的相位噪聲，有效地提高了VCO輸出的頻譜純度。

4、仿真結(jié)果

該電路的電源電壓為2．5 V，使用Spectre仿真工具，VCO電路得到的輸出頻率與控制電壓特性曲線和相噪特性曲線結(jié)果如圖4和圖5所示。圖4為VCO的輸出相位噪聲曲線，可見低頻的1／f噪聲得到了很好地抑制。在偏離中心頻率600 kHz處的相位噪聲為-108 dBc／Hz。圖5為VCO的輸出頻率與控制電壓特性曲線表明，VCO的控制電壓調(diào)節(jié)范圍是0．6～2．0 V，線性區(qū)頻率覆蓋范圍是60～480 MHz，壓控增益為300 MHz／V，滿足了以太網(wǎng)物理層芯片的時(shí)鐘頻率要求。表1給出了整個(gè)VCO的性能參數(shù)指標(biāo)。

5、結(jié)語

本文設(shè)計(jì)了一個(gè)適用于以太網(wǎng)物理層芯片時(shí)鐘同步PLL的高寬帶低噪聲VCO，采用了具有良好抗噪能力的交叉耦合電流饑餓型差分環(huán)形振蕩器。仿真結(jié)果表明，在同樣輸入噪聲和環(huán)境噪聲的情況下，本文的VCO中心頻率為250MHz時(shí)，壓控增益線性區(qū)頻率覆蓋范圍是60～480MHz，在偏離中心頻率600 kHz處的相位噪聲為-108 dBc／Hz，較文獻(xiàn)中傳統(tǒng)的反相器延遲單元的環(huán)形VCO性能有明顯的改善。說明了改進(jìn)后的電路具有較寬的頻率調(diào)節(jié)范圍，較好的線性度和較低的相位噪聲，完全滿足以太網(wǎng)物理層芯片時(shí)鐘同步PLL的性能要求。

責(zé)任編輯：gt