CMOS/TTL邏輯測(cè)試筆，可探測(cè)時(shí)鐘信號(hào),CMOS / TTL logic tester
CMOS/TTL邏輯測(cè)試筆，可探測(cè)時(shí)鐘信號(hào),CMOS / TTL logic tester
關(guān)鍵字：CMOS/TTL邏輯測(cè)試筆，可探測(cè)時(shí)鐘信號(hào)
CMOS/TTL邏輯測(cè)試筆，可探測(cè)時(shí)鐘信號(hào)
本電路（見(jiàn)附圖）能用來(lái)測(cè)試CMOS和TTL邏輯電路的邏輯狀態(tài)，也能測(cè)試邏輯電路中任何地點(diǎn)幾Hz至10MHz以上的時(shí)鐘信號(hào)。
探頭電路的電源供給可用鱷魚(yú)夾取用被測(cè)電路中的電源。在本電路中，LM319雙比較器芯片IC1連接成窗口檢測(cè)器，比較器N1的反相輸入腳在開(kāi)關(guān)S1置TTL位置時(shí)偏置到接近2V，當(dāng)S1置CMOS位置時(shí)偏置到Vcc的80%。只有在邏輯探頭輸入電壓超過(guò)偏置電壓時(shí)，N1的輸出才能變低電位，紅色LED1發(fā)光，指示邏輯探頭測(cè)得的邏輯狀態(tài)為“1”。
同理，比較器N2的反相輸入腳在開(kāi)關(guān)S1置TTL位置時(shí)偏置到接近0.8V,當(dāng)S1置CMOS位置時(shí)偏置到Vcc的20%。只有在邏輯探頭輸入電壓小于偏置電壓時(shí)，N2的輸出才能變低電位，綠色LED2發(fā)光，指示邏輯探頭測(cè)得的邏輯狀態(tài)為“0”。
邏輯探頭還通過(guò)C1連接到芯片CD4049（六反相器IC2）的N3輸入，可同時(shí)送入交流和時(shí)鐘信號(hào)。N3的作用是緩沖器，它只耦合N3輸入，輸出端的脈沖下降沿至N4的輸入端。
N4的輸出又耦合至N5。N5接成單穩(wěn)電路，將其輸出正反饋至N4的輸入，以保證電容C4(0.47uF)可通過(guò)電阻R10(4.7MΩ)充分放電，而使隨后送到N4輸入端的時(shí)鐘脈沖無(wú)效。
N6用來(lái)驅(qū)動(dòng)黃色LED3，它的短暫發(fā)光表示探頭測(cè)到振蕩輸入。N6的輸出還用來(lái)封閉和激活由N7和N8構(gòu)成的振蕩器，此振蕩器用來(lái)推動(dòng)蜂鳴器PZI在單穩(wěn)周期內(nèi)發(fā)聲，表示探頭測(cè)到振蕩輸入。所以對(duì)測(cè)試時(shí)鐘脈沖和振蕩信號(hào)來(lái)說(shuō)，測(cè)試邏輯探頭有可見(jiàn)、可聞兩種指示手段。
將測(cè)試結(jié)果見(jiàn)附表。
翻譯：子良
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
硬件基礎(chǔ)篇——TTL與CMOS電平
電平TTL集成電路主要由BJT晶體管構(gòu)成，如STC單片機(jī)，電平規(guī)范如下：輸出模式：Uoh ≥ 2.4V，Uol≤0.4V；輸入模式:Uih ≥ 2.0V，Uil≤0.8V；3、CMOS電平CMOS
發(fā)表于 03-22 15:21
TTL電平與信號(hào)降噪技術(shù)的區(qū)別
。 功耗 ：TTL電路的功耗相對(duì)較高，因?yàn)樗鼈兪褂秒p極型晶體管（BJT）。 速度 ：TTL電路的速度相對(duì)較慢，因?yàn)榫w管的開(kāi)關(guān)速度有限。 兼容性 ：TTL電平與其他類(lèi)型的邏輯電平（如
使用TTL電平時(shí)的常見(jiàn)問(wèn)題
問(wèn)題 問(wèn)題描述： 在不同TTL電路或TTL與CMOS電路之間進(jìn)行接口時(shí)，可能會(huì)出現(xiàn)電平不兼容的問(wèn)題。 解決方案： 使用電平轉(zhuǎn)換器或邏輯緩沖器來(lái)匹配不同
TTL電平與CMOS電平的區(qū)別是什么
在數(shù)字電子領(lǐng)域，邏輯電路的設(shè)計(jì)和實(shí)現(xiàn)是構(gòu)建復(fù)雜電子系統(tǒng)的基礎(chǔ)。TTL和CMOS是兩種廣泛使用的邏輯電路技術(shù)，它們各自有著獨(dú)特的優(yōu)勢(shì)和局限性。 1. 電平標(biāo)準(zhǔn)
是否還可以使用DS90CR288/287轉(zhuǎn)換成LVDS--TTL/CMOS使用？
現(xiàn)在有遇到這樣的問(wèn)題 ，之前TTL/CMOS 轉(zhuǎn)LVDS---LVDS 轉(zhuǎn)TTL/CMOS 都是使用BT601/BT1120的數(shù)據(jù)格式，請(qǐng)問(wèn)TTL
發(fā)表于 01-10 06:15
如何搭建簡(jiǎn)單的TTL電路
TTL（Transistor-Transistor Logic）電路，即晶體管-晶體管邏輯電路，是數(shù)字電子學(xué)中的一種基本組件。搭建簡(jiǎn)單的TTL電路，可以按照以下步驟進(jìn)行： 一、了解
TTL電路的實(shí)驗(yàn)與測(cè)試方法
TTL電路的實(shí)驗(yàn)與測(cè)試方法主要包括功能測(cè)試、性能測(cè)試和可靠性測(cè)試。以下是對(duì)這些測(cè)試方法的介紹：
TTL邏輯門(mén)的種類(lèi)及應(yīng)用
在數(shù)字電子領(lǐng)域，TTL（晶體管-晶體管邏輯）邏輯門(mén)是構(gòu)建復(fù)雜數(shù)字系統(tǒng)的基石。TTL技術(shù)以其可靠性、成本效益和廣泛的應(yīng)用而聞名。 TTL
TTL芯片的工作原理解析 TTL信號(hào)的傳輸距離限制
和信號(hào)傳輸距離限制的介紹： TTL芯片的工作原理 基本結(jié)構(gòu) ：TTL芯片通常由輸入級(jí)、中間級(jí)和輸出級(jí)組成。輸入級(jí)負(fù)責(zé)接收輸入信號(hào)，中間級(jí)進(jìn)行邏輯
什么是TTL邏輯電路 TTL與CMOS的區(qū)別和優(yōu)缺點(diǎn)
在數(shù)字電子學(xué)中，TTL和CMOS是兩種基本的邏輯電路技術(shù)。它們各自有著獨(dú)特的特點(diǎn)和應(yīng)用場(chǎng)景。 TTL邏輯電路
CMOS逆變器和TTL逆變器有什么區(qū)別
CMOS逆變器和TTL逆變器是數(shù)字電路中的兩種重要邏輯門(mén)電路，它們?cè)诙鄠€(gè)方面存在顯著差異。以下是對(duì)這兩種逆變器區(qū)別的詳細(xì)解析。
cmos和ttl哪個(gè)抗干擾能力強(qiáng)
CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）和TTL（晶體管-晶體管邏輯）是兩種廣泛應(yīng)用于數(shù)字電路設(shè)計(jì)中的邏輯門(mén)技術(shù)。它們?cè)谛阅?、功耗、速度、成本和抗干擾能力等方面存在顯著差異。
TTL門(mén)電路和CMOS有什么特點(diǎn)及區(qū)別
TTL（晶體管-晶體管邏輯）和CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）是兩種常見(jiàn)的數(shù)字邏輯電路技術(shù)，它們?cè)陔娮釉O(shè)計(jì)和計(jì)算機(jī)科學(xué)領(lǐng)域中具有廣泛的應(yīng)用。 一、T
TTL反相器和CMOS反相器的區(qū)別
TTL反相器和CMOS反相器是數(shù)字集成電路中的兩種重要類(lèi)型，它們?cè)诙鄠€(gè)方面存在顯著差異。以下將從基本原理、電氣特性、性能表現(xiàn)、應(yīng)用場(chǎng)景及注意事項(xiàng)等方面詳細(xì)闡述TTL反相器和CMOS反相
工商網(wǎng)監(jiān)
評(píng)論