一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      采用Zynq SDR套件的DDS HLS IP

      Xilinx視頻 ? 來源：郭婷 ? 2018-11-30 06:44 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      視頻中ADI公司在Embedded World 2015上展示了采用Zynq SDR套件的DDS HLS IP

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • 賽靈思
        +關(guān)注

        關(guān)注

        33

        文章

        1797

        瀏覽量

        132343
      • Zynq
        +關(guān)注

        關(guān)注

        10

        文章

        615

        瀏覽量

        48244
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點(diǎn)推薦

        如何在Unified IDE中創(chuàng)建視覺庫HLS組件

        Vivado IP 流程（Vitis Unified），在這篇 AMD Vitis HLS 系列 3 中，我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自
        的頭像 發(fā)表于 07-02 10:55 ?489次閱讀
        如何在Unified IDE中創(chuàng)建視覺庫<b class='flag-5'>HLS</b>組件

        使用AMD Vitis Unified IDE創(chuàng)建HLS組件

        這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的 Vitis HLS
        的頭像 發(fā)表于 06-20 10:06 ?985次閱讀
        使用AMD Vitis Unified IDE創(chuàng)建<b class='flag-5'>HLS</b>組件

        如何使用AMD Vitis HLS創(chuàng)建HLS IP

        本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此
        的頭像 發(fā)表于 06-13 09:50 ?643次閱讀
        如何使用AMD Vitis <b class='flag-5'>HLS</b>創(chuàng)建<b class='flag-5'>HLS</b> <b class='flag-5'>IP</b>

        服務(wù)與數(shù)據(jù)的雙螺旋：從SOME/IP到DDS看汽車電子架構(gòu)的進(jìn)化之路

        底層通信技術(shù)的演進(jìn)始終是由應(yīng)用需求的不斷變化所驅(qū)動的。正如“進(jìn)化論”所強(qiáng)調(diào)的，“適者生存”才是核心：并不存在放之四海而皆準(zhǔn)的“最優(yōu)”技術(shù)，只有在特定場景下最合適的解決方案。對于SOME/IP和DDS，很多人習(xí)慣于直接問“孰優(yōu)孰劣”，但如果脫離具體的應(yīng)用場景去討論優(yōu)劣，往往
        的頭像 發(fā)表于 05-23 10:56 ?1114次閱讀
        服務(wù)與數(shù)據(jù)的雙螺旋：從SOME/<b class='flag-5'>IP</b>到<b class='flag-5'>DDS</b>看汽車電子架構(gòu)的進(jìn)化之路

        Zynq7000處理器的配置詳解

        添加好ZYNQ7 Processing System IP核后，需要對其進(jìn)行配置，雙擊彈出如下窗口。綠色部分表示ZYNQ PS部分中可配置的項目，可以雙擊轉(zhuǎn)向相應(yīng)的設(shè)置界面，也可以直接在左邊的導(dǎo)航列表中選擇。
        的頭像 發(fā)表于 03-27 09:37 ?1212次閱讀
        <b class='flag-5'>Zynq</b>7000處理器的配置詳解

        DAC使用DDS輸出，波形失真

        使用FPGA控制AD9142A，DAC采用DDS輸出正弦波，所有頻率，從1Hz到1MHz，都有這種現(xiàn)象，在示波器上采集有分段現(xiàn)象，每四段就有一個階躍，像臺階一樣，且總是和大體方向相反，在正弦波的值
        發(fā)表于 03-06 15:36

        問答式AI智能體套件助力“IP+AI”產(chǎn)業(yè)化落地

        AI智能體套件應(yīng)用于IP玩具中，給IP玩具賦予靈魂，讓AI智能體賦能玩具給予更具有沉浸式的陪伴體驗(yàn)
        的頭像 發(fā)表于 02-25 16:31 ?586次閱讀
        問答式AI智能體<b class='flag-5'>套件</b>助力“<b class='flag-5'>IP</b>+AI”產(chǎn)業(yè)化落地

        ZYNQ基礎(chǔ)---AXI DMA使用

        前言 在ZYNQ中進(jìn)行PL-PS數(shù)據(jù)交互的時候，經(jīng)常會使用到DMA，其實(shí)在前面的ZYNQ學(xué)習(xí)當(dāng)中，也有學(xué)習(xí)過DMA的使用，那就是通過使用自定義的IP，完成HP接口向內(nèi)存寫入和讀取數(shù)據(jù)的方式。同樣
        的頭像 發(fā)表于 01-06 11:13 ?2312次閱讀
        <b class='flag-5'>ZYNQ</b>基礎(chǔ)---AXI DMA使用

        AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

        AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業(yè)、視頻和通信應(yīng)用設(shè)計。AMD/Xilinx MPSoC ZCU102 評估套件
        的頭像 發(fā)表于 11-20 15:32 ?1599次閱讀
        AMD/Xilinx <b class='flag-5'>Zynq</b>? UltraScale+ ? MPSoC ZCU102 評估<b class='flag-5'>套件</b>

        Xilinx DDS IP核的使用和參數(shù)配置

        用RAM實(shí)現(xiàn)一個DDS，從原理上來說很簡單，在實(shí)際使用的時候，可能沒有直接使用官方提供的IP核來的方便。這個博客就記錄一下，最近使用到的這個DDS IP。
        的頭像 發(fā)表于 10-25 16:54 ?3905次閱讀
        Xilinx <b class='flag-5'>DDS</b> <b class='flag-5'>IP</b>核的使用和參數(shù)配置

        zynq7000 BSP無法在u-boot加載運(yùn)行怎么解決？

        1、硬件配置zynq7000 zedboard 2、下載git，回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
        發(fā)表于 09-27 09:26

        DDS通信中間件——DCPS規(guī)范(上)

        DDS通信中間件——DCPS規(guī)范(上)本篇文章繼續(xù)和大家分享一下對DDS這套規(guī)范的理解。預(yù)期本系列文章將包括以下內(nèi)容陸續(xù)更新：1.DDS規(guī)范概述2.DCPS規(guī)范解讀3.DDS-XTyp
        的頭像 發(fā)表于 09-26 08:08 ?1638次閱讀
        <b class='flag-5'>DDS</b>通信中間件——DCPS規(guī)范(上)

        zynq7000 BSP無法在u-boot加載運(yùn)行，為什么？

        1、硬件配置zynq7000 zedboard 2、下載git，回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運(yùn)行thread-zynq7000.elf
        發(fā)表于 09-13 07:06

        優(yōu)化 FPGA HLS 設(shè)計

        優(yōu)化 FPGA HLS 設(shè)計 用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計性能。 介紹 高級設(shè)計能夠以簡潔的方式捕獲設(shè)計，從而
        發(fā)表于 08-16 19:56