一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      UltraScale FPGA中的LVDS上的1000Base-X的介紹

      Xilinx視頻 ? 作者：郭婷 ? 2018-11-26 06:40 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      本視頻討論了UltraScale FPGA中的LVDS上的1000Base-X，支持通用I / O（SelectIO）和收發(fā)器。 演示重點(diǎn)關(guān)注RX和TX抖動要求。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報(bào)投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22050

        瀏覽量

        618450
      • 收發(fā)器
        +關(guān)注

        關(guān)注

        10

        文章

        3672

        瀏覽量

        107952
      • 賽靈思
        +關(guān)注

        關(guān)注

        33

        文章

        1797

        瀏覽量

        132356
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點(diǎn)推薦

        Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

        引言： 本文以TI的ADS4249（ADC）和DAC3482（DAC）之間的接口為例，介紹Altera FPGA與ADC/DAC之間的DDR LVDS接口設(shè)計(jì)以及時序約束詳細(xì)設(shè)計(jì)。本文介紹
        的頭像 發(fā)表于 06-19 10:05 ?1414次閱讀
        Altera <b class='flag-5'>FPGA</b>與高速ADS4249和DAC3482的<b class='flag-5'>LVDS</b>接口設(shè)計(jì)

        AMD Spartan UltraScale+ FPGA 開始量產(chǎn)出貨

        邊緣應(yīng)用而設(shè)計(jì)，為業(yè)經(jīng)驗(yàn)證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來了現(xiàn)代化的連接、后量子密碼等功能。 三款最低
        的頭像 發(fā)表于 06-18 10:32 ?1188次閱讀
        AMD Spartan <b class='flag-5'>UltraScale</b>+ <b class='flag-5'>FPGA</b> 開始量產(chǎn)出貨

        基于RK3576的BASE64編解碼

        本文介紹了BASE64編解碼的基本概念及其在EASY-EAI API中的實(shí)現(xiàn)。BASE64是一種用于傳輸8Bit字節(jié)碼的編碼方式，通過64個可打印字符表示二進(jìn)制數(shù)據(jù)。EASY-EAI
        的頭像 發(fā)表于 05-12 13:41 ?167次閱讀
        基于RK3576的<b class='flag-5'>BASE</b>64編解碼

        Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

        Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，Ultrascale采用20nm的工藝，主要有2個系列：Kintex和Virtex
        的頭像 發(fā)表于 04-24 11:29 ?1010次閱讀
        Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

        Marvell 88E1512-A0-NNP2I000、88E6176-A1-TFJ2C000 以太網(wǎng)交換機(jī) QFN 封裝

        ，包括集成延遲 - 這消除了在 PCB 上添加走線延遲的需要 ? 在光纖接口上支持 1000BASE-X 和 100BASE-FX 以及 SGMII（僅限 88E1512 設(shè)備） ? 支持 RGMII
        發(fā)表于 01-03 17:04

        DP83869HM光口操作的正確流程是怎樣的？

        to 10 write1140 to C00 OPMODE[2:0]=0x4 當(dāng)我們設(shè)置9.4.8.2RGMII to 1000Base-X mode write 41 to 1df
        發(fā)表于 12-03 06:40

        針對ZYNQ+ULTRASCALE的FPGA供電的一些疑問求解答

        針對ZYNQ+ULTRASCALE的FPGA供電一些疑問（比如XCZU15EG-FFVB1156I型號）： 1：這個芯片的輸出配置可以通過I2C接口進(jìn)行配置，有個疑問，就是板子在SMT貼片回來以后
        發(fā)表于 12-02 08:02

        DAC38J84EVM SYNC信號無法通過FMC-LHC接口輸入到FPGA，怎么解決？

        信號SYNCBP/N連接到FMC的F10,F11接口. 但是在FMC-LPC中,f排沒有接到FPGA上去. DAC的數(shù)據(jù)表中寫 SYNCBPB7OSynchronization request
        發(fā)表于 11-26 06:43

        SHS1000 X系列手持示波表基礎(chǔ)介紹

        SHS1000X手持示波表的使用方法你知道嗎？
        的頭像 發(fā)表于 11-22 09:20 ?491次閱讀
        SHS<b class='flag-5'>1000</b> <b class='flag-5'>X</b>系列手持示波表基礎(chǔ)<b class='flag-5'>介紹</b>

        10BASE-T1S在工業(yè)和汽車中的應(yīng)用方案

        10BASE-T1S是實(shí)現(xiàn)工業(yè)4.0、汽車 IVN和智能建筑中邊緣設(shè)備全以太網(wǎng)化的缺失環(huán)節(jié)，可與促進(jìn)人工智能和機(jī)器學(xué)習(xí)的100/1000BASE-T1以太網(wǎng)主干網(wǎng)對接。這是因?yàn)?0BASE
        的頭像 發(fā)表于 11-14 09:56 ?1247次閱讀
        10<b class='flag-5'>BASE</b>-T1S在工業(yè)和汽車<b class='flag-5'>中</b>的應(yīng)用方案

        base64在前端開發(fā)中的應(yīng)用

        Base64是一種編碼方法，用于將二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為ASCII字符串。這種編碼方式在前端開發(fā)中有著廣泛的應(yīng)用，尤其是在數(shù)據(jù)傳輸和存儲方面。 1. Base64編碼的基本概念 Base64編碼是一種
        的頭像 發(fā)表于 11-10 14:24 ?1212次閱讀

        高速ADC與FPGA的LVDS數(shù)據(jù)接口中避免時序誤差的設(shè)計(jì)考慮

        電子發(fā)燒友網(wǎng)站提供《高速ADC與FPGA的LVDS數(shù)據(jù)接口中避免時序誤差的設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
        發(fā)表于 10-15 09:50 ?6次下載
        高速ADC與<b class='flag-5'>FPGA</b>的<b class='flag-5'>LVDS</b>數(shù)據(jù)接口中避免時序誤差的設(shè)計(jì)考慮

        工業(yè)系統(tǒng)中LVDS SerDes的設(shè)計(jì)與應(yīng)用

        電子發(fā)燒友網(wǎng)站提供《工業(yè)系統(tǒng)中LVDS SerDes的設(shè)計(jì)與應(yīng)用.pdf》資料免費(fèi)下載
        發(fā)表于 09-26 09:12 ?0次下載
        工業(yè)系統(tǒng)<b class='flag-5'>中</b><b class='flag-5'>LVDS</b> SerDes的設(shè)計(jì)與應(yīng)用

        使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

        電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
        發(fā)表于 09-21 11:11 ?0次下載
        使用TPS65086<b class='flag-5'>x</b> PMIC為Xilinx Zynq <b class='flag-5'>UltraScale</b> MPSoC供電

        為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路

        電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路.pdf》資料免費(fèi)下載
        發(fā)表于 08-29 09:59 ?0次下載
        為低功耗<b class='flag-5'>FPGA</b>、處理器和ASIC實(shí)施啟用<b class='flag-5'>LVDS</b>鏈路