UltraScale FPGA中的LVDS上的1000Base-X的介紹
本視頻討論了UltraScale FPGA中的LVDS上的1000Base-X，支持通用I / O（SelectIO）和收發(fā)器。 演示重點(diǎn)關(guān)注RX和TX抖動(dòng)要求。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1643文章
21923瀏覽量
612348 -
收發(fā)器
+關(guān)注
關(guān)注
10文章
3558瀏覽量
107098 -
賽靈思
+關(guān)注
關(guān)注
33文章
1795瀏覽量
132042
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
Ultrascale是賽靈思開(kāi)發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，Ultrascale采用20nm的工藝，主要有2個(gè)系列：Kintex和Virtex
Marvell 88E1512-A0-NNP2I000、88E6176-A1-TFJ2C000 以太網(wǎng)交換機(jī) QFN 封裝
，包括集成延遲 - 這消除了在 PCB 上添加走線延遲的需要
? 在光纖接口上支持 1000BASE-X 和 100BASE-FX 以及 SGMII（僅限 88E1512 設(shè)備）
? 支持 RGMII
發(fā)表于 01-03 17:04
DP83869HM光口操作的正確流程是怎樣的？
to 10
write1140 to C00
OPMODE[2:0]=0x4
當(dāng)我們?cè)O(shè)置9.4.8.2RGMII to 1000Base-X mode
write 41 to 1df
發(fā)表于 12-03 06:40
針對(duì)ZYNQ+ULTRASCALE的FPGA供電的一些疑問(wèn)求解答
針對(duì)ZYNQ+ULTRASCALE的FPGA供電一些疑問(wèn)（比如XCZU15EG-FFVB1156I型號(hào)）：
1：這個(gè)芯片的輸出配置可以通過(guò)I2C接口進(jìn)行配置，有個(gè)疑問(wèn)，就是板子在SMT貼片回來(lái)以后
發(fā)表于 12-02 08:02
DAC38J84EVM SYNC信號(hào)無(wú)法通過(guò)FMC-LHC接口輸入到FPGA，怎么解決？
信號(hào)SYNCBP/N連接到FMC的F10,F11接口.
但是在FMC-LPC中,f排沒(méi)有接到FPGA上去.
DAC的數(shù)據(jù)表中寫(xiě)
SYNCBPB7OSynchronization request
發(fā)表于 11-26 06:43
10BASE-T1S在工業(yè)和汽車中的應(yīng)用方案
10BASE-T1S是實(shí)現(xiàn)工業(yè)4.0、汽車 IVN和智能建筑中邊緣設(shè)備全以太網(wǎng)化的缺失環(huán)節(jié)，可與促進(jìn)人工智能和機(jī)器學(xué)習(xí)的100/1000BASE-T1以太網(wǎng)主干網(wǎng)對(duì)接。這是因?yàn)?0BASE
base64在前端開(kāi)發(fā)中的應(yīng)用
Base64是一種編碼方法，用于將二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為ASCII字符串。這種編碼方式在前端開(kāi)發(fā)中有著廣泛的應(yīng)用，尤其是在數(shù)據(jù)傳輸和存儲(chǔ)方面。 1. Base64編碼的基本概念 Base64編碼是一種
工業(yè)系統(tǒng)中LVDS SerDes的設(shè)計(jì)與應(yīng)用
電子發(fā)燒友網(wǎng)站提供《工業(yè)系統(tǒng)中LVDS SerDes的設(shè)計(jì)與應(yīng)用.pdf》資料免費(fèi)下載
發(fā)表于 09-26 09:12
?0次下載
使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電
電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
發(fā)表于 09-21 11:11
?0次下載
為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路
電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實(shí)施啟用LVDS鏈路.pdf》資料免費(fèi)下載
發(fā)表于 08-29 09:59
?0次下載
如何使用base64_decode（0x40009648）和base64_encode（0x400094fc）已經(jīng)集成到SDK中？
除了重寫(xiě)，如何使用 base64_decode（0x40009648） 和 base64_encode（0x400094fc） 已經(jīng)集成到 SDK
發(fā)表于 07-15 08:30
LVDS 4x4交叉點(diǎn)開(kāi)關(guān)SN65LVDS250數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《LVDS 4x4交叉點(diǎn)開(kāi)關(guān)SN65LVDS250數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 06-26 11:12
?0次下載
FPGA | Xilinx ISE14.7 LVDS應(yīng)用
今天給大俠帶來(lái) Xilinx ISE14.7 LVDS應(yīng)用，話不多說(shuō)，上貨。
最近項(xiàng)目需要用到差分信號(hào)傳輸，于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA
發(fā)表于 06-13 16:28
智嵌物聯(lián)100/1000BASE-T1千兆車載以太網(wǎng)交換機(jī)
ZQWL-AES6502是智嵌物聯(lián)自主研發(fā)生產(chǎn)的一款2+5端口千兆車載以太網(wǎng)（100/1000BASE-T1）交換機(jī)。具有2個(gè)RJ45千兆網(wǎng)口（100BASE-Tx/1000BASE-T）、5個(gè)千兆
工商網(wǎng)監(jiān)
評(píng)論