一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Virtex-7 FPGA系列DSP Slice功能的討論

      Xilinx視頻 ? 作者：郭婷 ? 2018-11-26 06:02 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      本視頻介紹了7系列FPGA的DSP Slice功能。 此外，還討論了Pre-Adder和Dynamic Pipeline控制資源。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • dsp
        dsp
        +關(guān)注

        關(guān)注

        556

        文章

        8158

        瀏覽量

        357727
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22050

        瀏覽量

        618717
      • 賽靈思
        +關(guān)注

        關(guān)注

        33

        文章

        1797

        瀏覽量

        132366
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        中科億海微SoM模組——FPGA+DSP核心板

        FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國產(chǎn)DSP開發(fā)的高性能核心板卡。對外接口采取郵票孔連接方式，可以極大提高信號傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡的系統(tǒng)框圖如下
        的頭像 發(fā)表于 06-20 14:12 ?380次閱讀
        中科億海微SoM模組——<b class='flag-5'>FPGA+DSP</b>核心板

        Xilinx Ultrascale系列FPGA的時鐘資源與架構(gòu)解析

        Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，Ultrascale采用20nm的工藝，主要有2個
        的頭像 發(fā)表于 04-24 11:29 ?1028次閱讀
        Xilinx Ultrascale<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>的時鐘資源與架構(gòu)解析

        Altera Agilex 7 M系列FPGA正式量產(chǎn)出貨

        近日，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布， Agilex 7 M 系列 FPGA 正式量產(chǎn)出貨，這是現(xiàn)階段業(yè)界領(lǐng)先的集成高帶寬存儲器，并支持 DDR5 和 LPDDR5
        的頭像 發(fā)表于 04-10 11:00 ?657次閱讀

        數(shù)據(jù)手冊#TPS703系列 1-A，雙通道超低壓差穩(wěn)壓器，具有電源正常和啟用功能

        TPS703xx 系列器件旨在為需要雙輸出電壓穩(wěn)壓器的 TI DSP、處理器電源、ASIC、FPGA 和數(shù)字應(yīng)用提供完整的電源管理解決方案。時序控制功能易于編程，使該
        的頭像 發(fā)表于 03-13 17:37 ?555次閱讀
        數(shù)據(jù)手冊#TPS703<b class='flag-5'>系列</b> 1-A，雙通道超低壓差穩(wěn)壓器，具有電源正常和啟用<b class='flag-5'>功能</b>

        ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發(fā)平臺

        ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺?AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
        的頭像 發(fā)表于 12-20 16:46 ?837次閱讀
        ALINX 發(fā)布 AXVU13P：AMD <b class='flag-5'>Virtex</b> UltraScale+ 高端 <b class='flag-5'>FPGA</b> PCle 3.0 綜合開發(fā)平臺

        當(dāng)DSP與FPGA通訊的時候，XZCS0、XZCS6、XZCS7會影響ADS8556的工作嗎？

        您好，我想用3個ads8556和1個FPGA都通過TMS320F28335的XINTF接口與DSP相連，3個ads8556占用了XZCS0、XZCS6、XZCS7三個片選信號，DSP
        發(fā)表于 12-20 07:30

        高速圖像采集卡設(shè)計方案：204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信號處理板

        板卡由我公司自主研發(fā)，基于VPX架構(gòu)，主體芯片為兩片 TI DSP TMS320C6678,兩片Virtex-6 XC6VLX240T-ff1156 FPGA，1個RapidIO Switch。
        的頭像 發(fā)表于 12-19 11:09 ?854次閱讀
        高速圖像采集卡設(shè)計方案：204-基于Xilinx <b class='flag-5'>Virtex</b>-6 XC6VLX240T 和TI <b class='flag-5'>DSP</b> TMS320C6678的信號處理板

        如何將ADC10D1500與Virtex-7fpga評估板連接，用哪個連接器？

        如何將ADC10D1500與Virtex-7fpga評估板連接,用哪個連接器？
        發(fā)表于 12-05 06:49

        5CGTFD7D5F27C7N Intel/Altera可編程邏輯器件(CPLD/FPGA)

        Altera 的Cyclone? V系列FPGA，型號5CGTFD7D5F27C7N，一篇文章帶你解讀，該型號的基本屬性。
        的頭像 發(fā)表于 11-29 15:26 ?937次閱讀
        5CGTFD<b class='flag-5'>7D5F27C7</b>N Intel/Altera可編程邏輯器件(CPLD/<b class='flag-5'>FPGA</b>)

        FPGA基礎(chǔ)知識及設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具

        本文將首先介紹FPGA的基礎(chǔ)知識，包括FPGA的工作原理以及為什么要使用FPGA等，然后討論設(shè)計和執(zhí)行FPGA應(yīng)用所需的工具。
        的頭像 發(fā)表于 11-11 11:29 ?1822次閱讀
        <b class='flag-5'>FPGA</b>基礎(chǔ)知識及設(shè)計和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

        基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信號處理卡

        本板卡基于標(biāo)準(zhǔn)6U VPX 架構(gòu)，為通用高性能信號處理平臺，系我公司自主研發(fā)。板卡采用一片TI DSP TMS320C6678和一片Xilinx公司Virtex 7系列的
        的頭像 發(fā)表于 11-08 16:38 ?1009次閱讀
        基于<b class='flag-5'>DSP</b> TMS320C6678+<b class='flag-5'>FPGA</b> XC<b class='flag-5'>7</b>V690T的6U VPX信號處理卡

        Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

        Xilinx7系列FPGA集成了新一代PCI Express集成塊，支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列
        的頭像 發(fā)表于 11-05 15:45 ?3199次閱讀
        Xilinx <b class='flag-5'>7</b><b class='flag-5'>系列</b><b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性

        詳解FPGA的基本結(jié)構(gòu)

        ZYNQ PL 部分等價于 Xilinx 7 系列 FPGA，因此我們將首先介紹 FPGA 的架構(gòu)。簡化的 FPGA 基本結(jié)構(gòu)由 6 部分組
        的頭像 發(fā)表于 10-25 16:50 ?3344次閱讀
        詳解<b class='flag-5'>FPGA</b>的基本結(jié)構(gòu)

        基于Achronix Speedster7t FPGA器件的AI基準(zhǔn)測試

        Achronix半導(dǎo)體公司推出了為AI優(yōu)化的Speedster7t系列FPGA芯片，該系列包含專門針對AI工作負(fù)載的強(qiáng)化計算引擎。隨著AI在各個領(lǐng)域變得普遍，在
        的頭像 發(fā)表于 09-18 16:10 ?1074次閱讀
        基于Achronix Speedster<b class='flag-5'>7</b>t <b class='flag-5'>FPGA</b>器件的AI基準(zhǔn)測試

        Agilex 7 FPGA和SoC的基準(zhǔn)測試

        與同類FPGA相比，Agilex 7 FPGA可為OpenCores公開發(fā)布的設(shè)計提供超過一個速度等級的內(nèi)核性能提升。
        的頭像 發(fā)表于 08-30 17:07 ?836次閱讀
        Agilex <b class='flag-5'>7</b> <b class='flag-5'>FPGA</b>和SoC的基準(zhǔn)測試