一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于3從1主的AXI4 Stream Switch使用

西西 ? 來源:f ? 2019-02-04 07:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

第一點是IP的生成,官方的IP顯示應(yīng)該是有BUG,我的使用需求是3從1主做仲裁,然后在IP顯示圖中顯示了三組AXIs從接口,但是每個從接口是主接口的位寬的3倍,當時看到這個一度覺得很奇怪,IP的手冊也沒有說明接口的使用方法,后來看例化模板發(fā)現(xiàn)只有一組AXIS從接口,位寬是主接口的3倍,剛好符合我的實際設(shè)置情況。

基于3從1主的AXI4 Stream Switch使用

第二點是關(guān)于里面仲裁機制的細節(jié),就是無論選擇什么仲裁方式,對于接入這個AXIS從接口的信號,從接口的S_TVALID一定要提前于S_TREADY拉高,這個是什么意思呢,意思是說,用戶接入從接口的邏輯,不能等到S_TREADY拉高,才把S_TVALID的握手機制,必須先讓S_TVALID拉高告訴IP這個從接口有數(shù)據(jù)請求,當IP剛好仲裁到該從接口的時候,才會拉高S_TREADY接通到M_TREADY,所以某個從接口有數(shù)據(jù)請求的話不提前拉高S_TVALID的話,對應(yīng)從接口的S_TREADY將不會選通連接到M_TREADY。由此可以推斷,該IP的仲裁切換,是根據(jù)該從接口通道有沒有數(shù)據(jù)請求來決定是否選通主接口與該從接口通道。這個和我平時寫的類似于DDR多通道讀寫的仲裁機制有所不同,我之前是先選通該通道,然后判斷該通道有沒有數(shù)據(jù)請求,沒有則重新仲裁跳轉(zhuǎn)到其他通道,這個IP的仲裁機制是先判斷該從接口通道有沒有數(shù)據(jù)請求,沒有的話就不選通直接重新仲裁跳轉(zhuǎn)到其他通道。

基于3從1主的AXI4 Stream Switch使用


序如下:

第三點是suppress信號,是抑制某個通道與主接口通道選通的控制位,如果置1,對應(yīng)的從接口將會不與主接口通道選通。

以上的一些使用說明是基于3從1主的總線總裁使用心得,其他情況讀者請自行分析。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Switch
    +關(guān)注

    關(guān)注

    1

    文章

    537

    瀏覽量

    59661
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    8131
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何使用AXI VIP在AXI4(Full)接口中執(zhí)行驗證和查找錯誤

    AXI 基礎(chǔ)第 2 講 一文中,曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4講中,我們將來了解下如何使用它在
    發(fā)表于 07-08 09:31 ?3635次閱讀

    NVMe IP之AXI4總線分析

    針對不同的應(yīng)用場景,制定了三個不同類型的接口,其中包括AXI4-Full、AXI4-Lite以及AXI4-Stream。表1為三種AXI4
    發(fā)表于 06-02 23:05

    是否可以使用AXI4流以某種方式收發(fā)器中提取輸入數(shù)據(jù)

    大家好。我目前正在使用GTH收發(fā)器實現(xiàn)更復(fù)雜的設(shè)計,這些收發(fā)器工作在2.8 GHz(5.6GB),我想知道我是否可以使用AXI4流以某種方式收發(fā)器中提取輸入數(shù)據(jù)。有沒有辦法將數(shù)據(jù)寫入內(nèi)存并
    發(fā)表于 05-05 13:14

    AXI-stream數(shù)據(jù)傳輸過程

      AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模
    發(fā)表于 01-08 16:52

    ARM CoreLink AXI4至AHB Lite XHB-400橋接技術(shù)參考手冊

    XHB將AXI4協(xié)議轉(zhuǎn)換為AHB-Lite協(xié)議,并具有AXI4接口和AHB-Lite接口。有關(guān)AXI4事務(wù)如何通過XHB橋接到AHB-L
    發(fā)表于 08-02 06:51

    AXI4接口協(xié)議的基礎(chǔ)知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,AXI-
    的頭像 發(fā)表于 09-23 11:20 ?6544次閱讀
    <b class='flag-5'>AXI4</b>接口協(xié)議的基礎(chǔ)知識

    一文詳解ZYNQ中的DMA與AXI4總線

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實現(xiàn),不能直接和PS相連,必須通過
    的頭像 發(fā)表于 09-24 09:50 ?6193次閱讀
    一文詳解ZYNQ中的DMA與<b class='flag-5'>AXI4</b>總線

    ZYNQ中DMA與AXI4總線

    AXI-Lite或AXI4轉(zhuǎn)接。PS與PL之間的物理接口有9個,包括4AXI-GP接口和4AXI
    的頭像 發(fā)表于 11-02 11:27 ?4697次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線

    AXI-Stream代碼

    AXI-Stream代碼詳解 AXI4-StreamAXI4的區(qū)別在于AXI4-Stream沒有ADDR接口,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時,允許
    的頭像 發(fā)表于 11-05 17:40 ?4197次閱讀
    <b class='flag-5'>AXI-Stream</b>代碼

    關(guān)于AXI4-Stream協(xié)議總結(jié)分享

    XI4-StreamAXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba
    的頭像 發(fā)表于 06-23 10:08 ?2654次閱讀

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。字面意
    的頭像 發(fā)表于 07-04 09:40 ?9685次閱讀

    使用AXI4總線實現(xiàn)視頻輸入輸出

    Xilinx vivado下通常的視頻流設(shè)計,都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
    的頭像 發(fā)表于 10-11 14:26 ?6888次閱讀

    AXI3AXI4寫響應(yīng)的依賴區(qū)別?

    上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
    的頭像 發(fā)表于 03-30 09:59 ?1449次閱讀

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進行了說明,本文對AXI4接口的信號進行說明。
    的頭像 發(fā)表于 05-24 15:05 ?2074次閱讀
    FPGA <b class='flag-5'>AXI4</b>協(xié)議學(xué)習(xí)筆記(二)

    Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream

    FPGA 應(yīng)用角度看看 AMBA 總線中的 AXI4 總線。
    發(fā)表于 06-21 15:21 ?2776次閱讀
    Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI-Stream</b>】