創(chuàng)天科技、清華大學、西安電子科技大學和杭州電子科技大學剛剛聯(lián)合發(fā)布的一篇論文，提出了一種新的神經(jīng)網(wǎng)絡(luò)架構(gòu)，讓AI在不聲不響間，又掌握了新的技能：設(shè)計微波集成電路。

這個全新的神經(jīng)網(wǎng)絡(luò)架構(gòu)名叫“關(guān)系歸納神經(jīng)網(wǎng)絡(luò)”，能夠總結(jié)和歸納微波集成電路內(nèi)在的電磁規(guī)律，自己學會設(shè)計和調(diào)試，結(jié)果顯示，AI設(shè)計的集成電路性能完全可以媲美最好的人類設(shè)計師。

我國的集成電路產(chǎn)業(yè)在國家的大力扶持下經(jīng)歷了高速的發(fā)展，但與世界先進水平還有著差距，從2013年至今我國每年集成電路的進口額超過了石油，成為第一大宗進口商品。歐美各國為鞏固其優(yōu)勢地位，尤其為了削弱我國在新一代電子信息技術(shù)、半導體集成電路領(lǐng)域的快速發(fā)展的能力，不約而同的采取措施，力求最大限度的制約我國研發(fā)或生產(chǎn)高端芯片及元器件。

同時，美國為了保證自己在芯片產(chǎn)業(yè)的核心地位，2018年7月，美國首次“電子復興計劃”峰會(ERI Summit)在舊金山拉開帷幕。由美國國防部高級研究計劃局DARPA組織。這次大會上，美國的電子復興五年計劃，選出了第一批入圍扶持項目：電子裝置的智能設(shè)計(IDE Automation)。IDEA旨在創(chuàng)建一個“無需人工參與”(no human in the loop)的芯片布局規(guī)劃(layout)生成器，讓沒什么專業(yè)知識的用戶也能在一天內(nèi)完成硬件設(shè)計。而DARPA的愿景，是最終讓機器取代人類進行芯片設(shè)計。

現(xiàn)在高水準的集成電路AI已經(jīng)在中國出現(xiàn)了。

集成電路AI難在哪里?

在最新披露的論文里，創(chuàng)天科技表示雖然AlphaGo已經(jīng)是AI里程碑，但下圍棋與現(xiàn)實世界相比，仍然是一個非常簡單的問題。

更復雜的問題是微波集成電路，微波集成電路是在電路板上采用特定的工藝制造大量高精度微米納米級的電路，電路之間存在復雜的電磁效應，微觀下的微小的擾動往往會帶來宏觀特性的巨大差異。圍棋的動作空間約為10^250。集成電路的狀態(tài)空間超過10^10000。

微波集成電路(MWIC)的自動化設(shè)計一直以來都被視為人工智能的一個基本挑戰(zhàn)，因為它的解空間和結(jié)構(gòu)復雜度都比圍棋要大的多。在這里，我們開發(fā)了一種新型的人工智能體(稱為關(guān)系歸納神經(jīng)網(wǎng)絡(luò))，它可以實現(xiàn)微波集成電路的自動化設(shè)計，避免暴力計算每一個可能的解決方案，這是電子領(lǐng)域的一個重大突破。通過對微波傳輸線電路、濾波電路和天線電路設(shè)計任務的實驗，分別得出了具有較強競爭力的結(jié)果。與傳統(tǒng)的強化學習方法相比，該學習曲線表明，該人工智能體能夠快速收斂到符合要求的集成電路模型，斂速度可達4個數(shù)量級。這項研究首次展示了一個智能體在沒有任何人類先驗知識的情況下，通過訓練或?qū)W習，自動歸納微波集成電路內(nèi)部結(jié)構(gòu)之間的關(guān)系。值得注意的是，智能體自行歸納和總結(jié)的規(guī)律在電路的結(jié)構(gòu)原理和電磁場原理等方面是可解釋的。。我們的工作跨越了人工智能和集成電路之間的鴻溝，未來可以擴展到機械波、力學和其他相關(guān)領(lǐng)域。

來看看AI是怎么設(shè)計集成電路的

微波集成電路是人類工程師的智力勞動，是智慧、經(jīng)驗和直覺碰撞出的火花。對于工程師來說，利用計算機輔助設(shè)計工具發(fā)現(xiàn)問題、解決問題進而尋找最優(yōu)解決方案，這個過程是及其繁瑣枯燥的，更重要的是受限于人類生理結(jié)構(gòu)，即使焦頭爛額地使忙于各種方案分析、設(shè)計、優(yōu)化也沒辦法達到最優(yōu)解決方案。如何使人類工程師徹底擺脫這項繁瑣的優(yōu)化設(shè)計工作是一項非常有意義的挑戰(zhàn)。

目前，研究者都是人為抽象出電路的參數(shù)，再基于機器學習技術(shù)優(yōu)化這些參數(shù)。但是這樣的方法存在兩個問題：首先人為抽象的參數(shù)是一項耗時、費力的工作，且抽象出的參數(shù)還有可能不夠準確，掩蓋電路的一些重要特征;其次，使用人為抽象的參數(shù)進行優(yōu)化會大大限制機器的想象力和探索空間，最終得到的結(jié)果往往很難超越人類的水平。

近年來，人工智能在數(shù)據(jù)挖掘、計算機視覺、自然語言處理等多個應用領(lǐng)域取得了成功。作為AI的一個子領(lǐng)域，基于深度神經(jīng)網(wǎng)絡(luò)的強化學習技術(shù)已逐漸從單純的學術(shù)研究轉(zhuǎn)向應用，如經(jīng)典視頻游戲、棋盤游戲、機器翻譯和藥物設(shè)計。然而，人工智能與集成電路設(shè)計領(lǐng)域的結(jié)合仍然是一個空白。由于集成電路結(jié)構(gòu)復雜，求解空間大，需要大量的數(shù)據(jù)來學習設(shè)計決策過程，傳統(tǒng)的強化學習算法難以收斂。因此，我們設(shè)計了一個稱為關(guān)系歸納神經(jīng)網(wǎng)絡(luò)的架構(gòu)，它可以快速有效地學習集成電路內(nèi)部數(shù)據(jù)之間的規(guī)律，從而達到設(shè)計任意復雜集成電路的目的。更具體地說，集成電路形狀被定義為一組參數(shù)化網(wǎng)格，當每個網(wǎng)格發(fā)生變化時，由標準的CAE軟件包(如ADS或ANSYS EM)計算出結(jié)果，然后，使用聚類算法對這些結(jié)果的變化進行分類，最后交由強化學習神經(jīng)網(wǎng)絡(luò)進行決策。

集成電路AI背后的算法

AI學會設(shè)計集成電路，靠的是什么手段?答案是，一個基于聚類和異步的優(yōu)勢行動者評論家算法模型。

圖 1 | 關(guān)系歸納神經(jīng)網(wǎng)絡(luò)架構(gòu). a, 聚類算法的數(shù)據(jù)集，即網(wǎng)格模型的S參數(shù)變化矩陣。B，聚類算法。C、網(wǎng)格化的模型和S參數(shù)矩陣訓練深度強化學習模型。d，以c為輸入，以動作的概率向量π和價值標量v為輸出的深度強化學習模型。

基于關(guān)系歸納神經(jīng)網(wǎng)絡(luò)的微波集成電路模型設(shè)計框架如圖1所示，其包含兩部分：聚類算法(圖1b)和強化學習神經(jīng)網(wǎng)絡(luò)模型(圖1d)。在本框架中，聚類算法用來對網(wǎng)格化的集成電路的設(shè)計動作進行劃分，即對集成電路的多個設(shè)計動作聚成幾個典型的動作類，類似于經(jīng)驗豐富的集成電路模型設(shè)計師對模型的參數(shù)化設(shè)置;強化學習模型(采用A3C算法)基于聚類算法劃分的典型動作簇作為策略網(wǎng)絡(luò)輸出的動作類別，預測當前集成電路模型的設(shè)計動作，然后再由價值網(wǎng)絡(luò)評估該設(shè)計動作的好壞，以找出最優(yōu)策略，從而達到自動設(shè)計微波集成電路的技術(shù)功效。

最后看下

人類的設(shè)計和AI的設(shè)計有何區(qū)別吧!

通過對人類工程師設(shè)計的集成電路模型與AI設(shè)計的集成電路模型的對比(見圖2)，可以看出人類工程師設(shè)計的集成電路是規(guī)則的，其參數(shù)數(shù)量是有限的。AI設(shè)計的電路是不規(guī)則的，參數(shù)多，自由度高，形狀更趨近于自然形成。實際上，AI能夠?qū)W習抽象出影響電路性能的關(guān)鍵參數(shù)，并掌握各種各樣的設(shè)計任務。因此，AI僅接收網(wǎng)格化電路模型和S參數(shù)矩陣作為其輸入就能夠達到與專業(yè)工程師相當?shù)乃健?/p>

圖2人類設(shè)計的集成電路與AI設(shè)計的集成電路