幾乎所有的新興存儲器出道時(shí)都宣稱與CMOS工藝兼容，意思是可以做邏輯工藝的嵌入式存儲器。這意味著開發(fā)一種存儲器技術(shù)可以一魚兩吃，適用于嵌入式和獨(dú)立式存儲器。但是從歷史的發(fā)展來看，這樣的一廂情愿最后很難堅(jiān)持，像eDRAM幾乎很少用過，eFlash最終停留在65nm，很難與邏輯制程一起微縮，而且此時(shí)的嵌入式存儲器工藝與獨(dú)立式存儲器工藝早已大相徑庭了！

MRAM在嵌入式存儲器先馳得點(diǎn)，在28/22 nm中成為eFlash的替代，在7/5 nm世代也成為L3 cache的替代。能當(dāng)成替代，自然在讀寫速度、功耗、單元面積等有綜合優(yōu)勢。

但是早期發(fā)展MRAM技術(shù)的單元面積一般為50f2，雖然MRAM的優(yōu)點(diǎn)之一是可以持續(xù)微縮，但這與之DRAM的6f2、甚至cross point的4f2仍然相去甚遠(yuǎn)，要當(dāng)成獨(dú)立存儲器，首先在價(jià)格上就吃了虧，僅可在特殊利基市場攻城掠地。

MRAM的單元面積在嵌入式工藝大概是50f2。單元面積微縮的瓶頸在于底層控制開關(guān)的CMOS，而不在上頭的儲存元件MTJ(Magnetic Tunnel Junction)。實(shí)驗(yàn)數(shù)據(jù)顯示，TMR(Tunnel Magnetoresistance Ratio；穿隧磁阻比例，MTJ在狀態(tài)1與0時(shí)的磁阻差額對于狀態(tài)0磁阻值的比例—簡單的說，兩個(gè)狀態(tài)有多大的差別)值對于MTJ直徑微縮不敏感。TMR值不能太小，否則讀取儲存數(shù)據(jù)時(shí)就會產(chǎn)生失誤。所以MTJ是可以持續(xù)微縮的。

有困難的是底下控制電流的CMOS。CMOS要提供足夠的電流、而這電流在通過鐵磁層或被反射后形成極化的自旋流，進(jìn)而翻轉(zhuǎn)另一鐵磁層（自由層）的磁矩，這就是STT(Spin Torque Transfer)的機(jī)制。

但是所有的存儲器—甚至包括量子位元—都有穩(wěn)定性和可操控的兩難：穩(wěn)定的不好操控，容易操控的不穩(wěn)定，兩個(gè)極端譬如NAND Flash與DRAM。MRAM要當(dāng)永久存儲器，鐵磁層中的磁矩便要經(jīng)得起熱擾動，儲存要穩(wěn)固。穩(wěn)固的狀態(tài)就要用較大的力氣來切換狀態(tài)，底下的CMOS就要提供足夠的電流來切換，因此CMOS的尺寸小不下來。

要降低CMOS的單元面積，釜底抽薪的方法是用SOT(Spin-Obit Torque)來翻轉(zhuǎn)磁矩，基本上它是用材料中晶格上原子軌域?qū)﹁F磁層磁矩產(chǎn)生轉(zhuǎn)矩，因?yàn)榫Ц竦脑颖萐TT中的電子重多了，轉(zhuǎn)矩的力道也大。在相同的電流下，它產(chǎn)生的轉(zhuǎn)矩比STT大至少一個(gè)數(shù)量級。這可以解決目前面臨的單元面積、寫入速度、功耗等問題。

但是也有快速的解決方法，師DRAM之故智。DRAM的CMOS與邏輯制程的CMOS有很大的差異；DRAM的要求是尺寸比較緊致、低漏電流，而邏輯CMOS則要求速度快，所以二者的結(jié)構(gòu)不太相同。在SDRAM、DDR DRAM時(shí)代DRAM就開始用recessed gate來滿足上述要求，而附帶的特性為驅(qū)動電流比相同面積平面型CMOS的驅(qū)動電流大。用此一制程于MRAM，Hynix與Toshiba于2016 IEDM發(fā)表了4Gb MRAM，其單元面積只有9f2，已經(jīng)非常接近過去DRAM的6f2了，而且現(xiàn)在MRAM寫入速度也開始超車了。

看來MRAM的嵌入式和獨(dú)立式存儲器會開始分流，代工廠搞代工廠的、存儲器搞存儲器的，至少在前段工藝是如此。一個(gè)接下來的問題是未來MRAM有沒有機(jī)會替代DRAM?這個(gè)問題于今年4月在***地區(qū)舉辦的VLSI-TSA就可見分曉，敬請拭目以待。請看今日之域中 竟是誰家之天下？