一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

怎樣平衡pcb的層疊設(shè)計

PCB線路板打樣 ? 來源:ct ? 2019-08-17 15:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果布線不需要額外的層,為什么還要用它呢?難道減少層不會讓電路板更薄嗎?如果電路板少一層,難道成本不是更低么?但是,在一些情況下,增加一層反而會降低費用。

PCB板有兩種不同的結(jié)構(gòu):核芯結(jié)構(gòu)和敷箔結(jié)構(gòu)。

在核芯結(jié)構(gòu)中,PCB板中的所有導電層敷在核芯材料上;而在敷箔結(jié)構(gòu)中,只有PCB板內(nèi)部導電層才敷在核芯材料上,外導電層用敷箔介質(zhì)板。所有的導電層通過介質(zhì)利用多層層壓工藝粘合在一起。

核材料就是工廠中的雙面敷箔板。因為每個核有兩個面,全面利用時,PCB板的導電層數(shù)為偶數(shù)。為什么不在一邊用敷箔而其余用核結(jié)構(gòu)呢?其主要原因是:PCB板的成本及PCB板的彎曲度。

偶數(shù)層PCB板的成本優(yōu)勢

因為少一層介質(zhì)和敷箔,奇數(shù)PCB板原材料的成本略低于偶數(shù)層PCB。但是奇數(shù)層PCB板的加工成本明顯高于偶數(shù)層PCB板。內(nèi)層的加工成本相同;但敷箔/核結(jié)構(gòu)明顯的增加外層的處理成本。

奇數(shù)層PCB板需要在核結(jié)構(gòu)工藝的基礎(chǔ)上增加非標準的層疊核層粘合工藝。與核結(jié)構(gòu)相比,在核結(jié)構(gòu)外添加敷箔的工廠生產(chǎn)效率將下降。在層壓粘合以前,外面的核需要附加的工藝處理,這增加了外層被劃傷和蝕刻錯誤的風險。

平衡結(jié)構(gòu)避免彎曲

不用奇數(shù)層 設(shè)計PCB板的最好的理由是:奇數(shù)層PCB板容易彎曲。當PCB板在多層電路粘合工藝后冷卻時,核結(jié)構(gòu)和敷箔結(jié)構(gòu)冷卻時不同的層壓張力會引起PCB板彎曲。隨著電路板厚度的增加,具有兩個不同結(jié)構(gòu)的復合PCB板彎曲的風險就越大。消除PCB板彎曲的關(guān)鍵是采用平衡的層疊。盡管一定程度彎曲的PCB板達到規(guī)范要求,但后續(xù)處理效率將降低,導致成本增加。因為裝配時需要特別的設(shè)備和工藝,元器件放置準確度降低,故將損害質(zhì)量。

使用偶數(shù)層PCB板當設(shè)計中出現(xiàn)奇數(shù)層PCB板時,用以下幾種方法可以達到平衡層疊、降低PCB板制作成本、避免PCB板彎曲。以下幾種方法按優(yōu)選級排列。

1、一層信號層并利用。如果設(shè)計PCB板的電源層為偶數(shù)而信號層為奇數(shù)可采用這種方法。增加的層不增加成本,但卻可以縮短交貨時間、改善PCB板質(zhì)量。

2、增加一附加電源層。如果設(shè)計PCB板的電源層為奇數(shù)而信號層為偶數(shù)可采用這種方法。一個簡單的方法是在不改變其他設(shè)置的情況下在層疊中間加一地層。先按奇數(shù)層PCB板布線,再在中間復制地層,標記剩余的層。這和加厚地層的敷箔的電氣特性一樣。

3、在接近PCB層疊中央添加一空白信號層。這種方法最小化層疊不平衡性,改善PCB板的質(zhì)量。先按奇數(shù)層布線,再添加一層空白信號層,標記其余層。在微波電路和混合介質(zhì)(介質(zhì)有不同介電常數(shù))電路中采用。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409765
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43929
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟,以下從信號完整性、電源完整性、電磁兼容性、散熱性能四大核心目標出發(fā),結(jié)合具體優(yōu)化策略和案例進行說明: 一、信號完整性優(yōu)化 信號層
    的頭像 發(fā)表于 07-10 14:56 ?86次閱讀

    PCB層疊結(jié)構(gòu)設(shè)計的先決條件

    PCB打樣過程中,層疊結(jié)構(gòu)的設(shè)計是至關(guān)重要的環(huán)節(jié)。它不僅關(guān)系到PCB的性能和穩(wěn)定性,還直接影響到生產(chǎn)成本和制造周期。本文將從PCB的兩個重要組成部分Core和Prepreg(半固態(tài)片
    的頭像 發(fā)表于 06-06 15:37 ?402次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b>結(jié)構(gòu)設(shè)計的先決條件

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號層的角度來看,這無疑是一項極具挑戰(zhàn)性的任務。
    的頭像 發(fā)表于 05-07 14:50 ?634次閱讀
    高層數(shù)<b class='flag-5'>層疊</b>結(jié)構(gòu)<b class='flag-5'>PCB</b>的布線策略

    【開源共享】平衡小車制作資料,pcb與原理圖,源碼,藍牙,app

    平衡小車的所有資料,pcb與原理圖加上源碼,兩塊stm32單片機,一塊做姿態(tài)解算,一塊控制處理,加上無線遙控APP。 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以關(guān)注、點贊、評論支持一下哦~)
    發(fā)表于 03-27 16:57

    如何在PCB中選擇平衡成本與性能?

    在電子產(chǎn)品制造中,選擇合適的PCB至關(guān)重要。雖然廉價PCB節(jié)省成本,但長期使用下來,它們可能會帶來更多的風險和隱患。作為工程師,我們需要權(quán)衡PCB的質(zhì)量與成本,尤其是在高要求的應用中。論文將以捷多邦
    的頭像 發(fā)表于 03-19 10:57 ?340次閱讀

    3A325薄型平衡到不平衡變壓器Anaren

    3A325薄型平衡到不平衡變壓器Anaren 3A325 是一款由 Anaren Microwave 生產(chǎn)的表面貼裝(SMD)巴倫變壓器(Balun Transformer),適用于無線通信和射頻
    發(fā)表于 03-11 09:31

    不可忽視!四層PCB打樣設(shè)計中的關(guān)鍵細節(jié)大盤點!

    現(xiàn)代電子產(chǎn)品設(shè)計的主流選擇。 四層PCB打樣設(shè)計中的不可忽視細節(jié) 1. 層疊設(shè)計的合理性 概念:四層PCB層疊結(jié)構(gòu)通常由兩層信號層和兩層電源/接地層組成。
    的頭像 發(fā)表于 03-04 09:25 ?327次閱讀

    vsp01m01是怎樣來控制CCD的白平衡?

    您好!我想請問一下,vsp01m01這顆AD芯片是怎樣來控制CCD的白平衡?我看數(shù)據(jù)手冊,只有0x6,0x7寄存器控制數(shù)字增益,這里的增益是指圖像的總增益么?那如果我要單獨控制R或G或B分量的增益,該如何實現(xiàn)呢?
    發(fā)表于 02-12 08:06

    平衡電阻器可以改為不平衡

    在電子電路中,平衡電阻器與不平衡電阻器各自扮演著重要的角色。平衡電阻器主要用于實現(xiàn)電路的平衡和穩(wěn)定性,減少噪音和干擾,提高信號質(zhì)量。而不平衡
    的頭像 發(fā)表于 01-30 14:31 ?1171次閱讀

    PCB 設(shè)計規(guī)則、層疊結(jié)構(gòu)的導入/導出

    : 物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度: ? 最下方會計算出層疊的總
    的頭像 發(fā)表于 12-17 11:20 ?2395次閱讀
    <b class='flag-5'>PCB</b> 設(shè)計規(guī)則、<b class='flag-5'>層疊</b>結(jié)構(gòu)的導入/導出

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應用處理器的PCB設(shè)計指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應用處理器的PCB設(shè)計指南,第一部分.pdf》資料免費下載
    發(fā)表于 10-14 11:15 ?3次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應用處理器的<b class='flag-5'>PCB</b>設(shè)計指南,第一部分

    0.5mm層疊封裝應用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應用處理器的PCB組裝指南,第II部分.pdf》資料免費下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計指南,第一部分.pdf》資料免費下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計指南,第一部分

    電橋平衡中間加電壓源會怎樣

    電橋平衡中間加電壓源會對電橋電路產(chǎn)生顯著的影響,這主要涉及到電路平衡狀態(tài)的破壞、測量精度的下降以及可能引發(fā)的電路行為變化。 一、電橋平衡的基本原理 電橋是一種用于測量電阻、電容、電感等元件參數(shù)的電路
    的頭像 發(fā)表于 08-27 14:44 ?2417次閱讀