Q值。什么是PLL合成器？

A。 頻率合成器允許設(shè)計(jì)人員生成各種輸出頻率，作為單個(gè)參考頻率的倍數(shù)。主要應(yīng)用是產(chǎn)生用于RF信號(hào)上變頻和下變頻的本地振蕩器（LO）信號(hào)。

合成器工作在鎖相環(huán)（PLL）中，相位/頻率檢測(cè)器（PFD）將反饋頻率與參考頻率的分頻版本進(jìn)行比較（圖1） ）。 PFD的輸出電流脈沖經(jīng)過濾波和積分以產(chǎn)生電壓。該電壓驅(qū)動(dòng)外部壓控振蕩器（VCO）以增大或減小輸出頻率，從而將PFD的平均輸出驅(qū)動(dòng)為零。

通過使用計(jì)數(shù)器來縮放頻率。在所示示例中，ADF4xxx合成器與外部濾波器和VCO一起使用。輸入?yún)⒖迹?R ）計(jì)數(shù)器將參考輸入頻率（本例中為13 MHz）降低到PFD頻率（ F PFD = ?F<子> REF / - [R ）;并且反饋（ N ）計(jì)數(shù)器降低輸出頻率，以與PFD處的縮放參考頻率進(jìn)行比較。在平衡時(shí)，兩個(gè)頻率相等，輸出頻率 N × F PFD 。反饋計(jì)數(shù)器是雙模預(yù)分頻器類型，帶有 A 和 B 計(jì)數(shù)器（ N = BP + A ，其中 P 是預(yù)分頻器值。）

圖2顯示了超外差接收器中的典型應(yīng)用?；竞?a target="_blank">手機(jī)LO是最常見的應(yīng)用，但合成器也可用于低頻時(shí)鐘發(fā)生器（ADF4001），無線局域網(wǎng)（5.8 GHz），雷達(dá)系統(tǒng)和防撞系統(tǒng)（ADF4106）。

Q值。選擇PLL合成器時(shí)需要考慮哪些關(guān)鍵性能參數(shù)？

一個(gè)。主要是：相位噪聲，參考雜散和鎖定時(shí)間。

相位噪聲對(duì)于給定功率水平的載波頻率，合成器的相位噪聲是在定義的頻率偏移（對(duì)于合成器通常為1 kHz），載波功率與1 Hz帶寬中的功率之比。以dBc / Hz表示，帶內(nèi)（或近距離）相位噪聲由合成器控制; VCO噪聲貢獻(xiàn)在閉環(huán)中進(jìn)行高通濾波。

參考馬刺：這些是由內(nèi)部計(jì)數(shù)器和PFD頻率下的電荷泵操作產(chǎn)生的離散偏移頻率的偽像。電荷泵上下電流不匹配，電荷泵泄漏以及電源去耦不充分會(huì)增加這些雜散。雜散音將在有用信號(hào)之上混淆并降低接收器靈敏度。

鎖定時(shí)間：PLL的鎖定時(shí)間是從一個(gè)跳轉(zhuǎn)的時(shí)間指定頻率到給定頻率容差內(nèi)的另一個(gè)指定頻率。跳躍大小通常由PLL在其分配的頻帶中工作時(shí)必須達(dá)到的最大跳躍確定。 GSM-900的步長(zhǎng)為45 MHz，GSM-1800的步長(zhǎng)為95 MHz。所需的頻率容差分別為90 Hz和180 Hz。 PLL必須在少于1.5個(gè)時(shí)隙內(nèi)完成所需的頻率步進(jìn)，其中每個(gè)時(shí)隙為577μs。

Q值。我根據(jù)所需的輸出頻率選擇了合成器。如何選擇PLL中的其他元素？

A。頻率參考良好，高質(zhì)量，低相位噪聲參考對(duì)于穩(wěn)定的低相位噪聲RF輸出至關(guān)重要。 TCXO晶振提供的方波或限幅正弦波提供了出色的性能，因?yàn)楦?xì)的時(shí)鐘邊沿可以減少R計(jì)數(shù)器輸出端的相位抖動(dòng)。 ADF4206系列具有板載振蕩器電路，可將低成本AT切割晶體用作參考。雖然可預(yù)測(cè)的AT晶體的成本是TCXO的三分之一，但除非采用變?nèi)?a target="_blank">二極管的補(bǔ)償方案，否則它們的溫度穩(wěn)定性很差。

VCO：VCO會(huì)將應(yīng)用的調(diào)諧電壓轉(zhuǎn)換為輸出頻率。在VCO的整個(gè)頻率范圍內(nèi)，靈敏度可能會(huì)發(fā)生很大變化。這可能會(huì)使循環(huán)不穩(wěn)定（請(qǐng)參閱循環(huán)過濾器）。通常，VCO的調(diào)諧靈敏度（Kv）越低，VCO相位噪聲越好。合成器相位噪聲將在載波較小的偏移處占主導(dǎo)地位。遠(yuǎn)離載波，VCO的高通濾波噪聲將開始占主導(dǎo)地位。用于帶外相位噪聲的GSM規(guī)范在1 MHz偏移處為-130 dBc / Hz。

環(huán)路濾波器：有許多不同類型的環(huán)路濾波器。最常見的是圖3所示的三階積分器。通常，環(huán)路濾波器帶寬應(yīng)為PFD頻率的1/10（信道間隔）。增加環(huán)路帶寬將減少鎖定時(shí)間，但濾波器帶寬不應(yīng)超過PFD / 5，以避免顯著增加不穩(wěn)定的風(fēng)險(xiǎn)。

通過將PFD頻率或電荷泵電流加倍，可以使環(huán)路濾波器的帶寬加倍。如果VCO的實(shí)際Kv明顯高于用于設(shè)計(jì)環(huán)路濾波器的標(biāo)稱Kv，則環(huán)路帶寬將明顯寬于預(yù)期。環(huán)路帶寬隨Kv的變化是寬帶PLL設(shè)計(jì)中的主要設(shè)計(jì)挑戰(zhàn)，其中Kv的變化可以超過300％。增加或減少可編程電荷泵電流是補(bǔ)償由Kv變化引起的環(huán)路帶寬變化的最簡(jiǎn)單方法。

Q.如何針對(duì)相位噪聲優(yōu)化PLL設(shè)計(jì)？

一個(gè)。 使用低N值：由于相位噪聲從PFD（參考頻率）以20 log N 的速率倍增，因此減少 N 通過2倍將系統(tǒng)相位噪聲提高3 dB（即，PFD頻率加倍可將相位噪聲降低10 log2）。因此，應(yīng)始終使用最高可行的PFD頻率。

選擇比所需更高頻率的頻率合成器：在900 MHz的相同條件下工作，ADF4106將提供6 dB比ADF4111更好的相位噪聲（見表1）。

使用為操作指定的最低Rset電阻：降低Rset會(huì)增加電荷泵電流，從而降低相位噪聲。

表1.集成相位抖動(dòng)嚴(yán)重依賴關(guān)于合成器的帶內(nèi)相位噪聲。系統(tǒng)參數(shù)：[900 MHz RF，200 kHz PFD，20 kHz環(huán)路濾波器]

問。為什么相位噪聲很重要？

A.相位噪聲可能是PLL選擇中最關(guān)鍵的規(guī)格。在發(fā)射鏈中，線性功率放大器（PA）是最難設(shè)計(jì)的模塊。低相位噪聲LO將通過減少基帶信號(hào)上變頻中的相位誤差，為設(shè)計(jì)人員提供更大的PA非線性余量。

GSM接收器/發(fā)射器的系統(tǒng)最大相位誤差規(guī)范（Rx / Tx）為5°rms。如表1所示，當(dāng)PLL產(chǎn)生的相位噪聲降低時(shí)，允許的PA相位誤差貢獻(xiàn)可能會(huì)顯著增大。

在接收端，低相位噪聲對(duì)于獲得良好性能至關(guān)重要接收器選擇性（接收器在存在干擾源時(shí)解調(diào)信號(hào)的能力）。在圖4的示例中，在左側(cè)，期望的低電平信號(hào)被與LO噪聲（封閉的虛線區(qū)域）混合的附近的不期望信號(hào)淹沒。在這種情況下，過濾器將無法阻止這些不需要的干擾。為了解調(diào)所需的射頻信號(hào)，發(fā)射側(cè)需要更高的輸出功率，或者需要改善LO相位噪聲。

問：為什么支線水平很重要？

A。大多數(shù)通信標(biāo)準(zhǔn)在LO可以產(chǎn)生的雜散頻率分量（ spurs ）的水平上具有嚴(yán)格的最大規(guī)范。在傳輸模式下，必須限制分支級(jí)別以確保它們不會(huì)干擾相同或附近系統(tǒng)中的用戶。在接收器中，LO雜散會(huì)顯著降低解調(diào)混合信號(hào)的能力。圖4示出了相互混合的效果，其中由于大的非期望信號(hào)與振蕩器上的噪聲混合而使所需信號(hào)被噪聲淹沒。對(duì)于雜散噪聲分量也會(huì)產(chǎn)生相同的效果。

高水平的雜散會(huì)通過迫使設(shè)計(jì)人員縮小環(huán)路帶寬 - 減慢響應(yīng)來間接影響鎖定時(shí)間，以便為這些不需要的組件提供足夠的衰減。確保低參考雜散的關(guān)鍵合成器規(guī)范是低電荷泵泄漏和電荷泵電流的匹配。

Q.為什么鎖定時(shí)間很重要？

一個(gè)。許多系統(tǒng)使用跳頻作為保護(hù)數(shù)據(jù)安全性，避免多徑衰落和避免干擾的手段。 PLL實(shí)現(xiàn)頻率鎖定所花費(fèi)的時(shí)間是不能用于發(fā)送或接收數(shù)據(jù)的寶貴時(shí)間;這降低了可實(shí)現(xiàn)的有效數(shù)據(jù)速率。目前沒有可用的PLL，可以足夠快地跳頻以滿足GSM協(xié)議的定時(shí)要求。在基站應(yīng)用中，并聯(lián)使用兩個(gè)獨(dú)立的PLL設(shè)備以減少浪費(fèi)的插槽數(shù)量。第一個(gè)是為發(fā)送器生成LO，而第二個(gè)PLL正在移動(dòng)到下一個(gè)分配的通道。在這種情況下，超快（<10-μs）建立PLL將顯著降低材料清單（BOM）和布局復(fù)雜性。

Q.如何最小化鎖定時(shí)間？

一個(gè)。通過增加 PFD頻率。 PFD頻率確定VCO / N與參考信號(hào)之間進(jìn)行比較的速率。增加PFD頻率可以增加電荷泵的更新并縮短鎖定時(shí)間。它還允許加寬環(huán)路帶寬。

環(huán)路帶寬。環(huán)路帶寬越寬，鎖定時(shí)間越快。權(quán)衡是更寬的環(huán)路帶寬將減少雜散產(chǎn)物的衰減并增加集成相位噪聲。顯著增加環(huán)路帶寬（> PFD / 5）可能會(huì)導(dǎo)致環(huán)路不穩(wěn)定并永久失鎖。相位裕度為45度會(huì)產(chǎn)生最佳的建立瞬態(tài)。

避免調(diào)諧接近地電壓或Vp。當(dāng)調(diào)諧電壓在電荷泵電源（Vp）的電壓范圍內(nèi)時(shí)，電荷泵開始在飽和區(qū)域工作。在該地區(qū)的運(yùn)行將顯著降低穩(wěn)定時(shí)間;它也可能導(dǎo)致頻率跳躍和跳躍之間的不匹配。通過使用可用的最大Vp或使用有源環(huán)路濾波器，可以避免在該飽和區(qū)域中的操作。使用具有更高Kv的VCO將允許Vtune保持更接近Vp / 2，同時(shí)仍在所需頻率范圍內(nèi)進(jìn)行調(diào)諧。

選擇塑料電容器。某些電容器具有介電存儲(chǔ)器效果，可以阻止鎖定時(shí)間。對(duì)于快速鎖相應(yīng)用，建議使用“塑料薄膜”Panasonic ECHU電容器。

Q值。哪些因素決定了我可以使用的最大PFD頻率？

A。為了以PFD頻率的步長(zhǎng)獲得連續(xù)的輸出頻率

其中P是預(yù)分頻器值。

ADF4xxx提供低至8/9的預(yù)分頻比選擇。這允許比許多競(jìng)爭(zhēng)部件更高的PFD頻率，而不違反上述規(guī)則 - 能夠?qū)崿F(xiàn)更低的相位噪聲PLL設(shè)計(jì)。即使不滿足此條件，如果編程寄存器中的 B > A 和 B > 2，PLL將鎖定。

Q值。 Fractional-N自1970年以來一直存在。它對(duì)PLL設(shè)計(jì)者有什么好處？

A。整數(shù)N PLL輸出的分辨率限于PFD頻率的步長(zhǎng)。小數(shù)N允許PLL輸出的分辨率降低到PFD頻率的一小部分?？梢陨煞直媛蕿?00s Hz的輸出頻率，同時(shí)保持高PFD頻率。結(jié)果，N值顯著小于整數(shù)N.由于電荷泵處的噪聲以20 logN的速率倍增到輸出，因此可以顯著改善相位噪聲。對(duì)于GSM900系統(tǒng)，小數(shù)N分頻器ADF4252的相位噪聲性能為-103 dBc / Hz，而ADF4106整數(shù)N分頻PLL的相位噪聲性能為-93 dBc / Hz。

同樣具有顯著優(yōu)勢(shì)的是，通過分?jǐn)?shù)N可以實(shí)現(xiàn)鎖定時(shí)間的改善。 PFD頻率設(shè)置為20 MHz，環(huán)路帶寬為150 kHz，允許合成器在<30μs內(nèi)跳變30 MHz。當(dāng)前基站需要2個(gè)PLL模塊，以確保LO能夠滿足傳輸?shù)臅r(shí)序要求。由于分?jǐn)?shù)N的超快鎖定時(shí)間，未來的合成器將具有鎖定時(shí)間規(guī)格，允許2個(gè)“乒乓”PLL被單個(gè)小數(shù)N分頻PLL替換。

問：如果小數(shù)N提供所有這些優(yōu)點(diǎn)，為什么整數(shù)N PLL仍然如此受歡迎？

一個(gè)。虛假的水平！分?jǐn)?shù)N除以19.1包括N分頻器在90％的時(shí)間內(nèi)除以19，在20％的時(shí)間內(nèi)除以20。平均除法是正確的，但瞬時(shí)除法是不正確的。因此，PFD和電荷泵不斷嘗試校正瞬時(shí)相位誤差。提供平均功能的sigma-delta調(diào)制器的繁重?cái)?shù)字活動(dòng)會(huì)在輸出端產(chǎn)生雜散成分。數(shù)字噪聲與匹配硬工作電荷泵的不準(zhǔn)確性相結(jié)合，導(dǎo)致雜散電平大于大多數(shù)通信標(biāo)準(zhǔn)允許的電平。直到最近才有部分N部分，如ADF4252，對(duì)雜散性能進(jìn)行了必要的改進(jìn)，使設(shè)計(jì)人員能夠考慮在傳統(tǒng)的整數(shù)N市場(chǎng)中使用它們。

Q.您最近發(fā)布了哪些PLL設(shè)備，它們有何不同，以及我在哪里使用它們？

一個(gè)。ADF4001是<200 MHz PLL，與流行的ADF4110系列引腳兼容，但預(yù)分頻器已移除。在所有時(shí)鐘必須與單個(gè)參考源同步的情況下，應(yīng)用是穩(wěn)定的參考時(shí)鐘發(fā)生器。它們通常與VCXO（壓控晶體振蕩器）一起使用，其具有比VCO更低的增益（Kv）和更好的相位噪聲。

ADF4252是雙分?jǐn)?shù)N器件誤差小于70 dBc。它提供<20-μs的鎖定時(shí)間，而整數(shù)N為250μs，由于高PFD頻率，相位噪聲<100 dBc / Hz，這是一種突破性的產(chǎn)品，具有軟件可編程的相位噪聲和雜散之間的折衷

ADF4217L/ADF4218L/ADF4219L是LMX2331L / LMX2330L / LMX2370的低相位噪聲升級(jí)。它們僅消耗7.1 mA電流，相位噪聲比競(jìng)爭(zhēng)器件提高4 dB。手機(jī)設(shè)計(jì)人員的好消息！

ADF4106是一款6 GHz PLL合成器。它是5.4至5.8 GHz頻段WLAN設(shè)備的理想選擇，是市場(chǎng)上噪聲最低的整數(shù)N PLL。

Q值。有哪些工具可用于模擬循環(huán)行為？

A。 ADIsimPLL是Applied Radio Labs開發(fā)的仿真工具。它由ADI合成器的廣泛模型以及流行的VCO和TCXO組成。它允許用戶在許多配置中設(shè)計(jì)無源和有源環(huán)路濾波器，模擬VCO，PLL和參考噪聲，并模擬雜散和穩(wěn)定行為。設(shè)計(jì)完成后，可以使用安富利的內(nèi)部網(wǎng)絡(luò)鏈接，根據(jù)設(shè)計(jì)訂購(gòu)定制評(píng)估板。

該工具是免費(fèi)的，可從www.analog.com/pll下載。廣泛使用的還有市售的Eagleware和MATLAB工具。

Q. ADI專有部件是否具有與同類競(jìng)爭(zhēng)部件相比的特定優(yōu)勢(shì)？

一個(gè)。相位噪聲是許多系統(tǒng)設(shè)計(jì)人員的關(guān)鍵規(guī)范。 ADF4113系列的相位噪聲性能通常比National等效器件高6 dB，比Fujitsu或Philips等效器件高出10 dB。預(yù)分頻器設(shè)置的擴(kuò)展選擇可以保護(hù)設(shè)計(jì)人員不會(huì)因“ P 2 - P '規(guī)則選擇更高的PFD頻率而受到損害。另一個(gè)主要優(yōu)點(diǎn)是可選擇八個(gè)可編程電荷泵電流;在寬帶設(shè)計(jì)中，VCO的增益發(fā)生顯著變化，可以調(diào)節(jié)可編程電流，以確保整個(gè)頻段的環(huán)路穩(wěn)定性和帶寬一致性。

Q. PLL行業(yè)未來的發(fā)展方向是什么？

一個(gè)。雖然芯片組解決方案在頭條新聞中占據(jù)突出地位，特別是對(duì)于GSM而言，新一代移動(dòng)電話和基站仍然可能最初支持分立式解決方案。分立式PLL和VCO模塊提供改善的噪聲性能和隔離，并且在設(shè)計(jì)周期開始時(shí)已經(jīng)大批量生產(chǎn)。

手機(jī)中減小尺寸和電流消耗的需求推動(dòng)了手機(jī)的發(fā)展。 ADI L系列雙合成器，采用0.35μmBi-CMOS封裝，采用微型CSP封裝。集成的VCO和PLL模塊將成為新系統(tǒng)設(shè)計(jì)的重大增長(zhǎng)，其中電路板面積和初始設(shè)計(jì)的成本降低至關(guān)重要。

然而，最令人興奮的發(fā)展可能是分?jǐn)?shù)N技術(shù)。最近刺激性能的改進(jìn)使得ADF4252的發(fā)布產(chǎn)生了前所未有的興趣。架構(gòu)中固有的相位噪聲改善，超快鎖定時(shí)間和多功能性可能會(huì)成為未來多標(biāo)準(zhǔn)高數(shù)據(jù)速率無線系統(tǒng)的LO模塊的主導(dǎo)。