一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      JESD204B在A/D轉(zhuǎn)換器到FPGA設計中的作用（3.2）

      EE techvideo ? 來源：EE techvideo ? 2019-07-03 06:13 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      來自ADI公司和Xilinx公司的專家齊聚一堂，共同講解JESD204B介面標準的重要性，同時介紹它在A/D轉(zhuǎn)換器到FPGA設計中的作用。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22046

        瀏覽量

        618264
      • 轉(zhuǎn)換器
        +關(guān)注

        關(guān)注

        27

        文章

        9049

        瀏覽量

        151757
      • ADI
        ADI
        +關(guān)注

        關(guān)注

        148

        文章

        46039

        瀏覽量

        261204
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        JESD204B生存指南

        實用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導 者的技術(shù)信息、提示和建議
        發(fā)表于 05-30 16:31 ?0次下載

        替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B

        1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時鐘抖動消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整數(shù)
        發(fā)表于 05-08 15:57

        AD9680 JESD204B接口的不穩(wěn)定會導致較大的電流波動，怎么解決？

        AD采集芯片為AD9680-1000，時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當 AD 采樣時鐘為 800MHz
        發(fā)表于 04-15 06:43

        使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v

        做的，但是去問的時候人家說是根據(jù)兩個IP核的示例工程中的某個文件來在jesd204b_base.v中例化，其他的對方不記得了，這里想問下這個問題該怎么解決？
        發(fā)表于 03-12 22:21

        JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎？

        請問各位大俠：JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
        發(fā)表于 02-08 09:10

        JESD204B使用說明

        能力更強，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過調(diào)用jesd204b ip核來一步步在FPGA
        的頭像 發(fā)表于 12-18 11:31 ?1605次閱讀
        <b class='flag-5'>JESD204B</b>使用說明

        TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性

        電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費下載
        發(fā)表于 12-10 14:27 ?2次下載
        TI ADS42JB69系列<b class='flag-5'>JESD204B</b> ADC與Altera <b class='flag-5'>FPGA</b>的互操作性

        調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

        我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題： 1、目前在應用手冊中能看到LVDS的詳細說明，但是缺少關(guān)于JESD204B
        發(fā)表于 11-28 06:13

        通過JESD204B與FPGA連接時，出現(xiàn)p/n交叉的情況，是否可以p/n交叉連接？

        您好，下圖左側(cè)為FPGA核心板在底板上的接插件，通過JESD204B方式與ADC連接，但布線路徑需要交叉。 這種情況應該如何處理？ 方案1. 將差分線對內(nèi)交叉連接，即FPGA的差分線
        發(fā)表于 11-26 06:29

        在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和FPGA？

        各位有人用過AFE58JD48嗎，我在FPGA里面例化了8個jesd204B的ip核同步接收8塊AFE芯片的信號，怎么連接設備時鐘和sysref到AFE和
        發(fā)表于 11-18 07:51

        使用JESD204B接口，線速率怎么計算？

        使用JESD204B接口，線速率怎么計算？在文檔表9-2中線速率等于 fLINERATE=fs*R，如果我選擇雙通道設備，采樣時鐘fs為500MHz，在表8-17，中選擇模式0,N&
        發(fā)表于 11-18 07:10

        使用JESD204B如何對數(shù)據(jù)進行組幀？

        在使用JESD204B協(xié)議時，當L=8時，如果時雙通道數(shù)據(jù)，如何對數(shù)據(jù)進行組幀？是直接使用前8通道嗎
        發(fā)表于 11-14 07:51

        如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘？

        你好！在使用ADS54J42EVM的過程中，我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生15
        發(fā)表于 11-14 07:12

        ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化

        電子發(fā)燒友網(wǎng)站提供《ADC16DX370 JESD204B串行鏈路的均衡優(yōu)化.pdf》資料免費下載
        發(fā)表于 10-09 08:31 ?1次下載
        ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈路的均衡優(yōu)化

        從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項

        電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設計注意事項.pdf》資料免費下載
        發(fā)表于 09-21 10:19 ?6次下載
        從<b class='flag-5'>JESD204B</b>升級<b class='flag-5'>到</b><b class='flag-5'>JESD204</b>C時的系統(tǒng)設計注意事項