臺積電此次揭露 3D IC 封裝技術(shù)成功，正揭開半導(dǎo)體工藝的新世代。目前業(yè)界認(rèn)為，此技術(shù)主要為是為了應(yīng)用在5納米以下先進(jìn)工藝，并為客制化異質(zhì)芯片鋪路，當(dāng)然也更加鞏固蘋果訂單。

臺積電近幾年推出的 CoWoS 架構(gòu)及整合扇出型封狀等原本就是為了透過芯片堆棧摸索后摩爾定律時代的路線，而真正的3D封裝技術(shù)的出現(xiàn)，更加強(qiáng)化了臺積電垂直整合服務(wù)的競爭力。尤其未來異質(zhì)芯片整合將會是趨勢，將處理器、數(shù)據(jù)芯片、高頻內(nèi)存、CMOS 影像傳感器與微機(jī)電系統(tǒng)等整合在一起。

臺積電強(qiáng)調(diào)，CoWoS及整合扇出型封裝(InFO)仍是2.5D IC封裝，為了讓芯片效能更強(qiáng)，芯片業(yè)花了相當(dāng)?shù)臅r間，開發(fā)體積小、功能更復(fù)雜的3D IC，這項技術(shù)需搭配難度更高的矽鉆孔(TSV)技術(shù)，以及晶圓薄化、導(dǎo)電材質(zhì)填孔、晶圓連接及散熱支持。

封裝不同工藝的芯片將會是很大的市場需求，半導(dǎo)體供應(yīng)鏈的串聯(lián)勢在必行。所以令臺積電也積極投入后端的半導(dǎo)體封裝技術(shù)，預(yù)計日月光、矽品等封測大廠也會加速布建3DIC封裝的技術(shù)和產(chǎn)能。不過這也并不是容易的技術(shù)，需搭配難度更高的工藝，如硅鉆孔技術(shù)、晶圓薄化、導(dǎo)電材質(zhì)填孔、晶圓連接及散熱支持等，將進(jìn)入新的技術(shù)資本競賽。

臺積電總裁魏哲家表示，盡管半導(dǎo)體處于淡季，但看好高性能運算領(lǐng)域的強(qiáng)勁需求，且臺積電客戶組合將趨向多元化。不過目前臺積電的主要動能仍來自于 7 納米工藝，2020年6納米才開始試產(chǎn)，3D封裝等先進(jìn)技術(shù)屆時應(yīng)該還只有少數(shù)客戶會采用，業(yè)界猜測蘋果手機(jī)處理器應(yīng)該仍是首先引進(jìn)最新工藝的訂單。更進(jìn)一步的消息，要等到5月份臺積大會時才會公布。