一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB布局布線規(guī)則有何總結(jié)

PCB線路板打樣 ? 來源:ct ? 2019-08-16 09:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、布局

元器件布局的10條規(guī)則:

1. 遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局.

2. 布局中應(yīng)參考原理框圖,根據(jù)單板的主信號流向規(guī)律安排主要元器件.

3. 元器件的排列要便于調(diào)試和維修,亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。

4. 相同結(jié)構(gòu)電路部分,盡可能采用“對稱式”標(biāo)準(zhǔn)布局;

5. 按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局;

6. 同類型插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類型的有極性 分立元件也要力爭在X或Y方向上保持一致,便于生產(chǎn)和檢驗(yàn)。

7. 發(fā)熱元件要一般應(yīng)均勻分布,以利于單板和整機(jī)的散熱,除溫度檢測元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。

8. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短,關(guān)鍵信號線最短;高電壓、大電流信號與小電流,低電壓的弱信號完全分開;模擬信號與數(shù)字信號分開;高頻信號與低頻信號分開;高頻元器件的間隔要充分。

9、去偶電容的布局要盡量靠近IC的電源管腳,并使之與電源和地之間形成的回路最短。

10、元件布局時(shí),應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。

2.直角走線

直角走線一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一,那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢?從原理上說,直角走線會使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù)。其實(shí)不光是直角走線,頓角,銳角走線都可能會造成阻抗變化的情況。

直角走線的對信號的影響就是主要體現(xiàn)在三個(gè)方面:

一是拐角可以等效為傳輸線上的容性負(fù)載,減緩上升時(shí)間;

二是阻抗不連續(xù)會造成信號的反射;

三是直角尖端產(chǎn)生的EMI。

3.差分走線

差分信號(Differential Signal)在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計(jì).定義:通俗地說,就是驅(qū)動端發(fā)送兩個(gè)等值、反相的信號,接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比,最明顯的優(yōu)勢體現(xiàn)在以下三個(gè)方面:

a.抗干擾能力強(qiáng),因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號的差值,所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI,同樣的道理,由于兩根信號的極性相反,他們對外輻射的電磁場可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。

c.時(shí)序定位精確,由于差分信號的開關(guān)變化是位于兩個(gè)信號的交點(diǎn),而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號技術(shù)。

對于PCB工程師來說,最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是“等長、等距”。

等長是為了保證兩個(gè)差分信號時(shí)刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。

4.蛇形線:

蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí),滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識:蛇形線會破壞信號質(zhì)量,改變傳輸延時(shí),布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中,為了保證信號有足夠的保持時(shí)間,或者減小同組信號之間的時(shí)間偏移,往往不得不故意進(jìn)行繞線。

注意點(diǎn):

成對出現(xiàn)的差分信號線,一般平行走線,盡量少打過孔,必須打孔時(shí),應(yīng)兩線一同打孔,以做到阻抗匹配。

相同屬性的一組總線,應(yīng)盡量并排走線,做到盡量等長。從貼片焊盤引出的過孔盡量離焊盤遠(yuǎn)些。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23487

    瀏覽量

    409567
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43913
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳
    的頭像 發(fā)表于 05-28 19:34 ?1177次閱讀
    高速<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>/<b class='flag-5'>布線</b>的原則

    PCB布局布線規(guī)則

    獲取完整文檔資料可下載附件哦?。。?!如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評論支持一下哦~
    發(fā)表于 05-26 16:44

    時(shí)源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同一方向走線,以此降低不必要的層間串?dāng)_。若因 P
    的頭像 發(fā)表于 05-20 16:28 ?323次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?624次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    PCB設(shè)計(jì)布線規(guī)總結(jié)

    但實(shí)際上,布線的好壞,直接決定了電路的性能、工藝良率和長期可靠性!
    的頭像 發(fā)表于 04-24 11:25 ?856次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>布線規(guī)</b>范<b class='flag-5'>總結(jié)</b>

    解決噪聲問題試試從PCB布局布線入手

    ,導(dǎo)致產(chǎn)品延期和開發(fā)成本增加。 本文將提供有關(guān)印刷電路板(PCB)布局布線的指南,以幫助設(shè)計(jì)師避免此類噪聲問題。作為例子的開關(guān)調(diào)節(jié)器布局采用雙通道同步開關(guān)控制器 ADP1850,第一步
    發(fā)表于 04-22 09:46

    GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)

    GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)
    的頭像 發(fā)表于 03-13 15:52 ?556次閱讀
    GaN E-HEMTs的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>經(jīng)驗(yàn)<b class='flag-5'>總結(jié)</b>

    高速信號線走線規(guī)則有哪些

    在高速數(shù)字電路設(shè)計(jì)中,信號完整性(SI)是確保系統(tǒng)性能和可靠性的核心要素。高速信號線的走線規(guī)則對于維持信號質(zhì)量、減少噪聲干擾以及優(yōu)化時(shí)序性能至關(guān)重要。本文將深入探討高速信號線走線的關(guān)鍵規(guī)則,旨在為工程師提供全面的設(shè)計(jì)指導(dǎo)和實(shí)踐建議。
    的頭像 發(fā)表于 01-30 16:02 ?1375次閱讀

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,
    的頭像 發(fā)表于 01-07 09:21 ?1095次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>的小技巧

    PCB布線布局電路設(shè)計(jì)規(guī)則

    常用的PCB設(shè)計(jì)規(guī)則
    發(fā)表于 11-09 14:10 ?111次下載

    了解TI基于PCB布線規(guī)則的DDR時(shí)序規(guī)范

    電子發(fā)燒友網(wǎng)站提供《了解TI基于PCB布線規(guī)則的DDR時(shí)序規(guī)范.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:47 ?3次下載
    了解TI基于<b class='flag-5'>PCB</b><b class='flag-5'>布線規(guī)則</b>的DDR時(shí)序規(guī)范

    在DSP上實(shí)現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《在DSP上實(shí)現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?3次下載
    在DSP上實(shí)現(xiàn)DDR2 <b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>

    一文讓你了解PCB六層板布局

    是電路板設(shè)計(jì)中的重要環(huán)節(jié),這種疊層結(jié)構(gòu)可以有效地減少信號串?dāng)_和電磁干擾,提高電路板的性能,也直接影響到電路板的性能、可靠性和成本。 PCB 六層板的布線規(guī)則 1.電源線和地線的布線:電源線和地線的
    的頭像 發(fā)表于 07-23 11:36 ?3752次閱讀

    超全PCB布局布線規(guī)則,一文全搞定!

    一、布局 元器件布局的10條規(guī)則 1、遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局。 2、布局中應(yīng)參考原理
    的頭像 發(fā)表于 07-17 15:45 ?3378次閱讀
    超全<b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線規(guī)則</b>,一文全搞定!

    非常實(shí)用的PCB布局布線規(guī)則,畫出美而高性能的板子

    無法避免線寬的變化,應(yīng)該盡量減少中間不一致部分的有效長度。 (4)走線長度控制規(guī)則 即短線規(guī)則,在設(shè)計(jì)時(shí)應(yīng)該盡量讓布線長度盡量短,以減少由于走線過長帶來的干擾問題,特別是一些重要信號線,如時(shí)鐘線
    發(fā)表于 07-17 15:43