電源完整性是電子產(chǎn)品設(shè)計(jì)面臨的最大難題之一?,F(xiàn)代數(shù)字和模擬IC,在工作時(shí)都要求使用多個(gè)電源電壓。可能會(huì)同時(shí)發(fā)生電源電壓逐步減少而電流消耗逐漸增加的情況。設(shè)計(jì)裕度的降低意味著新的設(shè)計(jì)對(duì)于供電網(wǎng)絡(luò)(PDN) 中的電壓損耗的容忍度更低。 識(shí)別和解決PDN 問題的一種有效方法是使用PADS? HyperLynx? DC Drop。硬件工程師、PCB 設(shè)計(jì)人員和信號(hào)完整性專家都可以使用直流壓降在幾秒鐘內(nèi)獲得仿真結(jié)果,而無(wú)需進(jìn)行為長(zhǎng)達(dá)數(shù)周的軟件培訓(xùn)。通過在產(chǎn)品創(chuàng)建過程的早期發(fā)現(xiàn)PDN 問題,最終將有助于您減少設(shè)計(jì)原型的遍數(shù),縮短上市時(shí)間,同時(shí)開發(fā)出更可靠的器件。
-
電源
+關(guān)注
關(guān)注
185文章
18364瀏覽量
256193 -
電壓
+關(guān)注
關(guān)注
45文章
5708瀏覽量
117898 -
PADS
+關(guān)注
關(guān)注
81文章
819瀏覽量
109165
發(fā)布評(píng)論請(qǐng)先 登錄
如何解決信號(hào)完整性問題

聽懂什么是信號(hào)完整性

PCIe信號(hào)完整性問題解決方案
電源完整性的設(shè)計(jì)說明

電源完整性設(shè)計(jì)【硬件干貨】

高速PCB的信號(hào)和電源完整性問題研究
高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究
信號(hào)完整性與電源完整性-電源完整性分析
信號(hào)完整性與電源完整性-信號(hào)的串?dāng)_
信號(hào)完整性與電源完整性 第一章 概論
示波器探頭在電源完整性測(cè)量上的應(yīng)用

評(píng)論