FPGA具有可編程的延遲數(shù)字單元,在通信系統(tǒng)和各類(lèi)電子設(shè)備中有著比較廣泛的應(yīng)用,比如同步通信系統(tǒng),時(shí)間數(shù)值化系統(tǒng)等,主要的設(shè)計(jì)方法包括數(shù)控延遲線(xiàn)法,存儲(chǔ)器法,計(jì)數(shù)器法等,其中存儲(chǔ)器法主要是利用 FPGA的RAM或者FIFO實(shí)現(xiàn)的。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22042瀏覽量
618245 -
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7649瀏覽量
167339 -
通信系統(tǒng)
+關(guān)注
關(guān)注
6文章
1228瀏覽量
54160
發(fā)布評(píng)論請(qǐng)先 登錄
可編程邏輯器件
PLD可編程邏輯器件
可編程邏輯器件基礎(chǔ)及應(yīng)用實(shí)驗(yàn)指導(dǎo)書(shū)
什么是PLD(可編程邏輯器件)

EDA技術(shù)與應(yīng)用(可編程邏輯器件)

可編程邏輯器件FPGA/CPLD結(jié)構(gòu)與應(yīng)用
FPGA CPLD可編程邏輯器件的在系統(tǒng)配置方法

電可編程邏輯器件EPLD是如何設(shè)計(jì)的
可編程邏輯器件測(cè)試

評(píng)論