中國(guó)大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線,全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用,并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始,深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22046瀏覽量
618294 -
Xilinx
+關(guān)注
關(guān)注
73文章
2185瀏覽量
125300 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
29786
發(fā)布評(píng)論請(qǐng)先 登錄
電路設(shè)計(jì)[FPGA]設(shè)計(jì)經(jīng)驗(yàn)
電路設(shè)計(jì)[FPGA]設(shè)計(jì)經(jīng)驗(yàn)
電路設(shè)計(jì)[FPGA]設(shè)計(jì)經(jīng)驗(yàn)分享
【原創(chuàng)分享】實(shí)戰(zhàn)電路設(shè)計(jì)與講解3(四)
基于FPGA的慣性平臺(tái)測(cè)試保護(hù)電路設(shè)計(jì)
電路設(shè)計(jì)[FPGA]設(shè)計(jì)經(jīng)驗(yàn)
新手如何學(xué)習(xí)FPGA外圍硬件電路設(shè)計(jì)
數(shù)字設(shè)計(jì)FPGA應(yīng)用:時(shí)序邏輯電路FPGA的實(shí)現(xiàn)

數(shù)字設(shè)計(jì)FPGA應(yīng)用:FPGA串口(A、B)電路設(shè)計(jì)

電路設(shè)計(jì)教程之電路原理圖的設(shè)計(jì)步驟與實(shí)例講解

FPGA的硬件電路設(shè)計(jì)教程和FPGA平臺(tái)資料簡(jiǎn)介

FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.

評(píng)論