數(shù)字設(shè)計(jì)FPGA應(yīng)用：硬件描述語(yǔ)言與VIVADO
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618717 -
Verilog HDL
+關(guān)注
關(guān)注
17文章
126瀏覽量
50975 -
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68809
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
淺析嵌入式FPGA與HDL硬件描述語(yǔ)言
）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。HDL硬件描述語(yǔ)言（HDL）是一種用來(lái)設(shè)計(jì)數(shù)字邏輯系統(tǒng)和描述
發(fā)表于 12-22 07:39
Verilog硬件描述語(yǔ)言描述.
本書(shū)簡(jiǎn)要介紹了Verilog硬件描述語(yǔ)言的基礎(chǔ)知識(shí)，包括語(yǔ)言的基本內(nèi)容和基本結(jié)構(gòu) ，以及利用該語(yǔ)言在各種層次上對(duì)數(shù)字系統(tǒng)的建模方法
發(fā)表于 03-27 23:44
?101次下載
VHDL硬件描述語(yǔ)言教學(xué).
VHDL硬件描述語(yǔ)言教學(xué)：包括fpga講義，VHDL硬件描述語(yǔ)言基礎(chǔ)，VHDL語(yǔ)言的層次化設(shè)計(jì)的
發(fā)表于 03-27 23:46
?93次下載
vhdl硬件描述語(yǔ)言(教材課件)
數(shù)字系統(tǒng)設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì), 但是隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路（CPLD、FPGA）的發(fā)展和硬件描述語(yǔ)言（HDL, Hardwa
發(fā)表于 09-11 15:15
?91次下載
VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)
VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì):本書(shū)系統(tǒng)地介紹了一種硬件描述語(yǔ)言，即VHDL語(yǔ)言設(shè)計(jì)
發(fā)表于 02-06 16:55
?363次下載
FPGA教程之AHDL硬件描述語(yǔ)言的詳細(xì)資料說(shuō)明
本文檔詳細(xì)介紹的是FPGA教程之AHDL硬件描述語(yǔ)言的詳細(xì)資料說(shuō)明主要內(nèi)容包括了：1 硬件描述語(yǔ)言(HDL)概述,2 Altera 的
發(fā)表于 02-27 17:27
?23次下載
基于Verilog硬件描述語(yǔ)言的IEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言資料合集免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是基于Verilog硬件描述語(yǔ)言的IEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言資料合集免費(fèi)下載：1995、2001、2005;SystemVerilog標(biāo)準(zhǔn)：2005、2009
發(fā)表于 06-18 08:00
?11次下載
硬件描述語(yǔ)言和FPGA的具體關(guān)系
按鍵是FPGA設(shè)計(jì)當(dāng)中最常用也是最簡(jiǎn)單的外設(shè)，本章通過(guò)按鍵檢測(cè)實(shí)驗(yàn)，檢測(cè)開(kāi)發(fā)板的按鍵功能是否正常，并了解硬件描述語(yǔ)言和FPGA的具體關(guān)系，學(xué)習(xí)Viv
使用Verilog/SystemVerilog硬件描述語(yǔ)言練習(xí)數(shù)字硬件設(shè)計(jì)
HDLBits 是一組小型電路設(shè)計(jì)習(xí)題集，使用 Verilog/SystemVerilog 硬件描述語(yǔ)言 (HDL) 練習(xí)數(shù)字硬件設(shè)計(jì)~
基于硬件描述語(yǔ)言HDL的FPGA開(kāi)發(fā)
基于硬件描述語(yǔ)言HDL，抽象出HLS（High-Level Synthesis)（翻譯為高層次綜合？怎么聽(tīng)起來(lái)都沉得別扭）技術(shù)，通過(guò)高層設(shè)計(jì)去隱藏很多底層邏輯和細(xì)節(jié)，讓FPGA的開(kāi)發(fā)更加簡(jiǎn)單。
發(fā)表于 09-05 09:12
?1020次閱讀
工商網(wǎng)監(jiān)
評(píng)論