FIFO是隊列機制中最簡單的,每個接口上都存在FIFO隊列,表面上看FIFO隊列并沒有提供什么QoS(Quality of Service,服務(wù)質(zhì)量)保證,甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊列技術(shù)。實則不然,F(xiàn)IFO是其它隊列的基礎(chǔ),F(xiàn)IFO也會影響到衡量QoS的關(guān)鍵指標(biāo):報文的丟棄、延時、抖動。既然只有一個隊列,自然不需要考慮如何對報文進行復(fù)雜的流量分類,也不用考慮下一個報文怎么拿、拿多少的問題,而且因為按順序取報文,F(xiàn)IFO無需對報文重新排序。簡化了這些實現(xiàn)其實也就提高了對報文時延的保證。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618527 -
fifo
+關(guān)注
關(guān)注
3文章
402瀏覽量
44816 -
IP核
+關(guān)注
關(guān)注
4文章
338瀏覽量
50815
發(fā)布評論請先 登錄
跪求鋯石A4 FPGA開發(fā)板資料
【鋯石A4 FPGA申請】基于FPGA嵌入式視頻播放器
【鋯石A4 FPGA申請】基于鋯石A4 FPGA開發(fā)板的邏輯電路模擬與檢測裝置
【鋯石A4 FPGA試用體驗】鋯石科技-A4 FPGA開發(fā)板開箱鑒賞
【鋯石A4 FPGA試用體驗】鋯石科技-A4 FPGA開發(fā)板開箱鑒賞-您將得到的是一門技術(shù)
【鋯石A4 FPGA試用體驗】鋯石A4 FPGA彈奏世界名曲
【鋯石A4 FPGA試用體驗】初識鋯石A4 FPGA開發(fā)板
【鋯石A4 FPGA試用體驗】鋯石A4智能家庭娛樂系統(tǒng)-結(jié)項報告
鋯石FPGA A4_Nano開發(fā)板視:PS/2外設(shè)IP核的應(yīng)用

鋯石FPGA A4_Nano開發(fā)板視頻:AD IP核的定制

鋯石FPGA A4_Nano開發(fā)板視頻:LED的IP核應(yīng)用
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核JTAG-UART的講解

鋯石FPGA A4_Nano開發(fā)板視頻:VGA外設(shè)的IP核的應(yīng)用

鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核之Interval Timer的應(yīng)用實戰(zhàn)講解

評論