至簡(jiǎn)設(shè)計(jì)法：設(shè)計(jì)使用與不使用的語(yǔ)法
C語(yǔ)言應(yīng)用范圍廣泛，具備很強(qiáng)的數(shù)據(jù)處理能力，不僅僅是在軟件開發(fā)上，而且各類科研都需要用到C語(yǔ)言，適于編寫系統(tǒng)軟件，三維，二維圖形和動(dòng)畫，具體應(yīng)用比如單片機(jī)以及嵌入式系統(tǒng)開發(fā)。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
單片機(jī)
+關(guān)注
關(guān)注
6067文章
44992瀏覽量
650677 -
嵌入式
+關(guān)注
關(guān)注
5152文章
19676瀏覽量
317723 -
C語(yǔ)言
+關(guān)注
關(guān)注
180文章
7632瀏覽量
141830
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)明德?lián)P科技教育有限公司官網(wǎng)：www.mdy-edu.com淘寶：mdy-edu.taobao.comQQ 群：97925396 數(shù)字時(shí)鐘是常見的畢業(yè)設(shè)計(jì)題目。我們做
發(fā)表于 02-15 17:32
潘文明至簡(jiǎn)設(shè)計(jì)法之SPI接口至簡(jiǎn)代碼設(shè)計(jì)
本帖最后由 chunfen2634 于 2017-6-22 14:31 編輯
我們的至簡(jiǎn)設(shè)計(jì)法，綜合了運(yùn)用多種科學(xué)、嚴(yán)謹(jǐn)?shù)拇a設(shè)計(jì)方法，將整個(gè)設(shè)計(jì)過程完整化、規(guī)范化，令學(xué)習(xí)方法至
發(fā)表于 06-22 10:20
【潘文明至簡(jiǎn)設(shè)計(jì)法】FPGA學(xué)習(xí)資料匯總，免費(fèi)下載
Verilog HDL的最大優(yōu)點(diǎn)是易學(xué)易用，但是由于其語(yǔ)法較為自由，因此初學(xué)者在使用的過程中容易犯一些錯(cuò)誤。明德?lián)P至簡(jiǎn)設(shè)計(jì)法由擁有多年FPGA代碼編寫經(jīng)驗(yàn)的潘文明老師首創(chuàng)，不僅能讓初學(xué)
發(fā)表于 06-29 15:19
明德?lián)P至簡(jiǎn)設(shè)計(jì)法資料大全
/id_XMjgwOTg2NjYzMg==.html?spm=a2hzp.8253869.0.0明德?lián)P至簡(jiǎn)設(shè)計(jì)法時(shí)序約束05 第一個(gè)設(shè)計(jì)語(yǔ)法總結(jié)http://v.youku.com/v
發(fā)表于 07-27 17:05
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
發(fā)表于 09-27 09:53
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
本帖最后由 lee_st 于 2017-10-31 09:27 編輯
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
發(fā)表于 10-30 17:21
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的紅外接收 verilog
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的紅外接收 verilog
發(fā)表于 11-05 14:50
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的籃球倒計(jì)時(shí)工程
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的籃球倒計(jì)時(shí)工程
發(fā)表于 11-05 14:52
FPGA至簡(jiǎn)設(shè)計(jì)法為什么這么簡(jiǎn)單
由潘文明先生開創(chuàng)的IC/FPGA至簡(jiǎn)設(shè)計(jì)法，具備劃時(shí)代的意義。這種設(shè)計(jì)方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低，同時(shí)將設(shè)計(jì)過程變得簡(jiǎn)單，并規(guī)范了代碼避免了混亂，將出錯(cuò)幾率降到最低。下面我們來(lái)看
發(fā)表于 12-15 15:10
基于至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog
明德?lián)P分享的調(diào)制PWM驅(qū)動(dòng)LED工程,利用脈沖寬度調(diào)制調(diào)制出幾個(gè)不同寬度的脈沖來(lái)驅(qū)動(dòng)LED燈，添加verilog文件即可使用?；?b class='flag-5'>至簡(jiǎn)設(shè)計(jì)法實(shí)現(xiàn)的PWM調(diào)制verilog.rar (281.92 KB )
發(fā)表于 01-18 06:35
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)
基于至簡(jiǎn)設(shè)計(jì)法的數(shù)字時(shí)鐘設(shè)計(jì)明德?lián)P科技教育有限公司本案例：明德?lián)P首創(chuàng)全新FPGA設(shè)計(jì)技巧--至簡(jiǎn)設(shè)計(jì)法
發(fā)表于 07-24 09:54
明德?lián)P獨(dú)創(chuàng)“至簡(jiǎn)設(shè)計(jì)法”介紹
潘文明至簡(jiǎn)設(shè)計(jì)法介紹潘文明至簡(jiǎn)設(shè)計(jì)法，是以發(fā)明者名字命名的FPGA設(shè)計(jì)方法，綜合采用多種科學(xué)、嚴(yán)
發(fā)表于 07-25 16:50
請(qǐng)問至簡(jiǎn)設(shè)計(jì)法純邏輯如何實(shí)現(xiàn)SDARM控制器？
至簡(jiǎn)設(shè)計(jì)法純邏輯實(shí)現(xiàn)SDARM控制器
發(fā)表于 12-15 06:12
至簡(jiǎn)設(shè)計(jì)法：運(yùn)算符（2）
使用至簡(jiǎn)設(shè)計(jì)法，即可省略掉常規(guī)設(shè)計(jì)中的繁復(fù)思考過程。比如計(jì)數(shù)器的設(shè)計(jì)，只需要填入設(shè)置條件“什么情況下加一”和“數(shù)多少下”。
工商網(wǎng)監(jiān)
評(píng)論