一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA進(jìn)階教程：DDS的設(shè)計與實現(xiàn)

      電子硬件DIY視頻 ? 來源：電子硬件DIY視頻 ? 2019-08-30 06:01 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      實現(xiàn)基于FPGA的多通道可調(diào)信號發(fā)生器，其中頻率、相位以及幅值均可通過PC端串口發(fā)送數(shù)據(jù)對應(yīng)調(diào)節(jié)，并可實現(xiàn)4路信號的同步。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22050

        瀏覽量

        618573
      • DDS
        DDS
        +關(guān)注

        關(guān)注

        22

        文章

        672

        瀏覽量

        154445
      • 信號發(fā)生器
        +關(guān)注

        關(guān)注

        28

        文章

        1574

        瀏覽量

        110648
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化...

        FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實現(xiàn)直接數(shù)字頻率合成（
        發(fā)表于 08-11 18:10

        基于FPGA 的DDS 調(diào)頻信號的研究與實現(xiàn)

        基于FPGA 的DDS 調(diào)頻信號的研究與實現(xiàn)
        發(fā)表于 08-17 11:41

        如何利用現(xiàn)場可編程邏輯門陣列FPGA實現(xiàn)實現(xiàn)DDS技術(shù)？

        介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點介紹了DDS技術(shù)在FPGA中的
        發(fā)表于 04-30 06:29

        怎么實現(xiàn)基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計？

        介紹了DDS的發(fā)展歷史及其兩種實現(xiàn)方法的特點，論述了DDS的基本原理，并提出一種基于FPGA的DDS信號發(fā)生器的設(shè)計方法，使
        發(fā)表于 05-11 06:58

        基于FPGA的DDS調(diào)頻信號的研究與實現(xiàn)

        本文從DDS 基本原理出發(fā)，利用FPGA 來實現(xiàn)DDS 調(diào)頻信號的產(chǎn)生，重點介紹了其原理和電路設(shè)計，并給出了FPGA 設(shè)計的仿真和實驗，實驗
        發(fā)表于 06-26 17:29 ?72次下載

        基于FPGA的DDS信號源設(shè)計與實現(xiàn)

        基于FPGA的DDS信號源設(shè)計與實現(xiàn) 利用DDS和 FPGA 技術(shù)設(shè)計一種信號發(fā)生器.介紹了該信號發(fā)生器的工作原理、 設(shè)計思路及
        發(fā)表于 02-11 08:48 ?228次下載

        基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

        基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn) 　直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具
        發(fā)表于 01-14 09:43 ?1627次閱讀
        基于DSP Builder的<b class='flag-5'>DDS</b>設(shè)計及其<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>

        基于FPGA的DDS雜散分析及抑制方法

        首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析
        發(fā)表于 11-26 16:23 ?49次下載
        基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>DDS</b>雜散分析及抑制方法

        Xilinx FPGA設(shè)計進(jìn)階

        Xilinx FPGA設(shè)計進(jìn)階(提高篇) 有需要的下來看看
        發(fā)表于 12-29 15:45 ?12次下載

        基于FPGA的DDS設(shè)計

        利用現(xiàn)場可編程門陣列（FPGA）設(shè)計并實現(xiàn)直接數(shù)字頻率合成器（DDS）。結(jié)合DDS 的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。
        發(fā)表于 04-01 16:14 ?28次下載

        FPGA進(jìn)階教程：IIC協(xié)議若干基礎(chǔ)概念

        小梅哥FPGA進(jìn)階教程
        的頭像 發(fā)表于 08-30 06:07 ?2671次閱讀
        <b class='flag-5'>FPGA</b><b class='flag-5'>進(jìn)階</b>教程：IIC協(xié)議若干基礎(chǔ)概念

        DDS的FPGA實現(xiàn)電路原理圖免費下載

        本文檔的主要內(nèi)容詳細(xì)介紹的是DDS的FPGA實現(xiàn)電路原理圖免費下載。
        發(fā)表于 10-22 12:07 ?29次下載
        <b class='flag-5'>DDS</b>的<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>電路原理圖免費下載

        如何使用FPGA實現(xiàn)DDS數(shù)字移相信號發(fā)生器的原理

        本文討論了基于FPGA芯片的直接數(shù)字頻率合成器（DDS）的設(shè)計方法。因為DDS 的實現(xiàn)依賴于高速、高性能的數(shù)字器件，使用現(xiàn)場可編程器件FPGA
        發(fā)表于 03-02 17:11 ?36次下載
        如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b><b class='flag-5'>DDS</b>數(shù)字移相信號發(fā)生器的原理

        基于STM32+FPGA的DDS實現(xiàn)

        DDS基于FPGA的DDSSPI系統(tǒng)結(jié)構(gòu)功能實現(xiàn)：在SPI接口下掛接上DDS模塊，通過單片機(jī)向FPGA發(fā)送頻率字
        發(fā)表于 12-01 17:36 ?9次下載
        基于STM32+<b class='flag-5'>FPGA</b>的<b class='flag-5'>DDS</b><b class='flag-5'>實現(xiàn)</b>

        基于FPGA 的DDS正弦信號發(fā)生器的設(shè)計和實現(xiàn)

        電子發(fā)燒友網(wǎng)站提供《基于FPGA 的DDS正弦信號發(fā)生器的設(shè)計和實現(xiàn).pdf》資料免費下載
        發(fā)表于 03-24 09:34 ?10次下載