臺積電和三星在4月份宣布他們已經(jīng)再次登上摩爾定律階梯。臺積電首先稱其5納米制造工藝現(xiàn)在處于所謂的“風險生產(chǎn)”，三星也迅速跟進了類似的聲明。分析師稱這些數(shù)據(jù)符合預期。然而，與十年前有50％的效率改進相比，摩爾定律顯然不比過去。但從大型代工廠的投資來看，客戶仍然認為這是值得的。

世界上最大的兩個代工廠臺積電（TSMC）和三星（Samsung）4月份宣布，他們在摩爾定律的階梯上又上了一級。臺積電首先發(fā)言，稱其5納米制造工藝目前正處于所謂的“風險生產(chǎn)”階段，該公司認為已經(jīng)完成了這一過程，但最初的客戶正在嘗試這種工藝能否用在自家產(chǎn)品上。三星隨后迅速發(fā)布了類似的聲明。

臺積電說，它的5納米工藝提供了15%的速度增益或30%的能效提高。三星承諾將提高10%的性能或20%的能效。分析人士說，這些數(shù)字符合預期。然而，與十年前的50%的改進相比，很明顯摩爾定律并不像過去那樣。但從大型代工廠的投資來看，客戶仍然認為這是值得的。

為什么5納米很特別？

5納米節(jié)點是首個從開始就使用極紫外光刻（EUV）技術做出來的。在波長只有13.5納米的情況下，EUV燈可以在硅上產(chǎn)生非常精細的圖案。其中一些圖案可以用上一代的平版印刷工具制作，但這些工具必須連續(xù)放置三四個不同的圖案，來達到EUV中僅需一步的效果。

性能和能效提升

沒有EUV，代工廠開始了7納米的生產(chǎn)，但后來使用它來代替平版印刷的步驟并提高產(chǎn)量。在5納米，代工廠被認為是使用10到12個EUV步驟，如果使用舊技術，將需要30步甚至更多，如果它能夠使用舊的技術的話。

由于包含圖案的光罩非常昂貴，而且每臺***本身的投資額高達1億美元，因此“每層的EUV成本更高?！?a target="_blank">VLSIResearch的G.DanHutcheson表示。但就每晶圓而言，這是一個凈收入缺口，而EUV將構成未來所有流程的核心。

誰會使用這一新工藝？

新的制造工藝并不適合每個人。至少還沒有。但兩家公司都確定了一些可能的早期采用者，包括生產(chǎn)智能手機應用處理器和5G基礎設施的供應商。IHS Markit的半導體制造業(yè)分析師LenJelinek說：“你必須擁有大量的產(chǎn)品，同時需要速度或能效提升。”

TIRIAS Research的Kevin Krewell解釋說，你在和誰競爭也很重要。圖形處理單元、現(xiàn)場可編程門陣列和高性能微處理器曾經(jīng)是第一個利用摩爾定律的。但隨著這些市場競爭的減少，移動處理器需要新技術來區(qū)分自己，他說。

只剩臺積電和三星可以嗎？

只有臺積電和三星提供5納米代工服務。據(jù)分析人士稱，全球代工廠在14納米時放棄生產(chǎn)，而英特爾公司（Intel）推出相當于競爭對手7納米技術的產(chǎn)品已經(jīng)晚了幾年，因此被認為正在退出其代工服務。

三星和臺積電之所以繼續(xù)存在，是因為它們能夠負擔得起投資，并期望獲得合理回報。按收入計算，三星是2018年最大的芯片制造商，但其代工業(yè)務排名第四，臺積電領跑。臺積電2018年的資本支出為100億美元。三星預計在2030年之前，每年都將達到這一水平。

只有兩家公司具備最先進的制造工藝，行業(yè)能運作嗎？“問題不是行業(yè)能運作嗎？“Hutcheson說?！八仨氝\作。”

Jelinek表示：“只要我們有至少兩個可行的解決方案，那么整個行業(yè)就會很舒適?！?/p>

下一步是什么？

傳統(tǒng)上，芯片制造商的布局是：在7納米以下為5納米，在5納米以下為3納米。但分析人士表示，預計代工廠將提供各種技術，并進行增量改進來填補缺口。事實上，三星和臺積電都在提供他們所說的6納米工藝。代工廠將需要這些中間產(chǎn)品來滿足客戶接近摩爾定律邊緣的需求。畢竟，5到0之間的數(shù)字并不多了。