這幾年，雖然摩爾定律基本失效或者說越來越遲緩，但是在半導體工藝上，幾大巨頭卻是殺得興起。Intel終于進入10nm工藝時代并將在后年轉(zhuǎn)入7nm，臺積電、三星則紛紛完成了7nm工藝的布局并奔向5nm、3nm。

現(xiàn)在，臺積電又官方宣布，正式啟動2nm工藝的研發(fā)，工廠設(shè)置在位于***新竹的南方科技園，預計2024年投入生產(chǎn)，時間節(jié)奏上還是相當?shù)目臁?/p>

按照臺積電給出的指標，2nm工藝是一個重要節(jié)點，Metal Track(金屬單元高度)和3nm一樣維持在5x，同時Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，相比于3nm都小了23％。

臺積電沒有透露2nm工藝所需要的技術(shù)和材料，看晶體管結(jié)構(gòu)示意圖和目前并沒有明顯變化，能在硅半導體工藝上繼續(xù)壓榨到如此地步真是堪稱奇跡，接下來就看能不能做到1nm了。

當然，在那之前，臺積電還要接連經(jīng)歷7nm+、6nm、5nm、3nm等多個工藝節(jié)點。

其中，7nm+首次引入EUV極紫外光刻技術(shù)，目前已經(jīng)投入量產(chǎn)；6nm只是7nm的一個升級版，明年第一季度試產(chǎn)；5nm全面導入極紫外光刻，已經(jīng)開始風險性試產(chǎn)，|中國半導體論壇公眾號|明年底之前量產(chǎn)，蘋果A14、AMD五代銳龍(Zen 4都有望采納)；3nm有望在2021年試產(chǎn)、2022年量產(chǎn)。

三星也早就規(guī)劃到了3nm，預期2021年量產(chǎn)。