一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于賽靈思FPGA簡述

Xilinx賽靈思官微 ? 來源:djl ? 作者:賽靈思Hanson He ? 2019-07-27 10:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA對絕大多數(shù)的人來說相對有些陌生。經(jīng)常有朋友問我,你們成天搞的這個FPGA到底是什么東西?

我想很難用一兩句通俗易懂的語言解釋什么是FPGA,因為當(dāng)今的FPGA已經(jīng)是一個非常復(fù)雜的系統(tǒng)了。打個比喻來說,對于熱愛樂高的人來說FPGA設(shè)計就像搭積木,對于愛涂鴉的我來說FPGA就像是一張精密的畫布。借助賽靈思這樣的FPGA廠商提供給設(shè)計師的易用的“畫筆”,有創(chuàng)意的設(shè)計師就能根據(jù)需求創(chuàng)作自己心儀的作品。

那么這張畫布有什么好處呢?

易 用 性

對“畫家”來說,F(xiàn)PGA令人生畏的地方,就是只有“硬件工程師使用”的硬件可編程模式。硬件描述語言雖然硬件發(fā)展了30多年,但是由于HDL是一種用形式化的語言描述極其復(fù)雜的數(shù)字系統(tǒng)的,抽象級別較低,因而大大提高了編程難度,限制了FPGA的推廣和普及。其次隨著系統(tǒng)級FPGA和片上系統(tǒng)(SoC)的出現(xiàn)和迅速發(fā)展,F(xiàn)PGA開發(fā)已不再單單只是一個模塊的“編程”工作。系統(tǒng)設(shè)計,軟硬件協(xié)同設(shè)計變得越來越重要,這也大大提高了“準(zhǔn)入”門檻。

然而,“山窮水復(fù)疑無路,柳暗花明又一村”,覬覦 FPGA 的優(yōu)勢又苦于不會使用的軟件工程師和系統(tǒng)工程師們, 現(xiàn)在可以再次把 FPGA 開發(fā)提到日程上來了, 因為賽靈思在解決“易用性”問題上已經(jīng)邁出了幾大步,其中包括:

賽靈思2012年就發(fā)布了Vivado設(shè)計套件集成環(huán)境,大大簡化了FPGA 的開發(fā)流程,使畫家的畫筆更好用更易用。

HLS (High level Synthesis,高層次綜合)工具給“畫家”提供了新的畫筆——可以直接用抽象級別更高的c/c++進(jìn)行硬件編程。

SDSoC(Software Defined SoC)顧名思義,軟件定義的SoC。它賦予了系統(tǒng)設(shè)計極高的靈活性,將設(shè)計靈活地在PS(ARM processor)/PL(可編程邏輯)進(jìn)行分配。

System Generator作為matlab/simulink的插件,使算法仿真和FPGA設(shè)計進(jìn)行bit級的無縫連接。

還有最近 賽靈思最近推出的又一力作Module Composer,極大地提高了算法仿真速度,并降低了在FPGA上實現(xiàn)復(fù)雜算法的門檻。

當(dāng)然,賽靈思新的 CEO 在3月19日剛剛發(fā)布的ACAP (自適應(yīng)計算加速平臺)這個超越 FPGA 的新型產(chǎn)品,更是為 FPGA 在軟件和算法工程師中的普及描繪了一個美好的藍(lán)圖。

系 統(tǒng) 性

當(dāng)今 FPGA 技術(shù)飛速發(fā)展,F(xiàn)PGA 早已經(jīng)不是只能做 glue logic(膠合邏輯)或者 I/O 連接的硬件電路的一部分了。FPGA 越來越成為開發(fā)各種應(yīng)用的系統(tǒng)中最核心的一部分了。除了PL(可編程邏輯),賽靈思還集成了 PS(ARM processor),以及各種高性能的硬核。2017年,我想業(yè)內(nèi)最爆炸的新聞莫過于“Xilinx公布了基于16nm工藝的Zynq UltraScale + RFSoC 產(chǎn)品系列”。Xilinx 將高性能的 ADC/DAC 集成在 FPGA 中,這就相當(dāng)于賽靈思 FPGA 不僅提供了精密的畫布還提供了華美的邊框,用戶不再需要額外布置片外的 ADC/DAC 芯片和相應(yīng)的模擬電路,就可以在數(shù)字與模擬之間自由切換。這個創(chuàng)舉不僅在功耗/成本/面積上帶來巨大的優(yōu)勢,還給用戶(設(shè)計者)帶來了極大的方便。(FPGA工程師輕呼一口氣,終于可以扔掉惱人的 JESD 了)

功 耗

如果對某個成熟的算法或者技術(shù),已經(jīng)有某種成熟的ASIC可以滿足需求,我就不建議考慮FPGA了。因為無論是價格還是功耗,F(xiàn)PGA都可能略遜一籌。但是對于那些喜歡與眾不同,喜歡用差異化甩開競爭對手, 并希望自己的設(shè)計能夠與時俱進(jìn)、靈活應(yīng)變的開發(fā)者,F(xiàn)PGA就是你最佳的選擇。

隨著科技的飛速發(fā)展,技術(shù)的更新迭代,昨天成熟的技術(shù)今天可能就已經(jīng)過時了,這正是可重配置的“萬能”芯片F(xiàn)PGA 的時代。當(dāng)然, 如前所述,當(dāng)今的FPGA是一個片上的系統(tǒng),如果從整體系統(tǒng)的角度來看,F(xiàn)PGA在性能功耗比上無疑都有著巨大的優(yōu)勢。

總之,同十年前相比,F(xiàn)PGA的開發(fā)和使用的難度已經(jīng)大大降低了。賽靈思已經(jīng)不再滿足于只向用戶提供業(yè)界最領(lǐng)先的“畫布”,它還提供了一整套的生態(tài)環(huán)境和解決方案,力爭使設(shè)計者玩FPGA玩出樂高的樂趣,玩出大師級畫家的精彩。 通過簡單的“插”,“拔”,使用戶更容易地完成系統(tǒng)級的masterpiece。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618517
  • 編程
    +關(guān)注

    關(guān)注

    88

    文章

    3689

    瀏覽量

    95256
  • C++
    C++
    +關(guān)注

    關(guān)注

    22

    文章

    2119

    瀏覽量

    75320
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    790.被并入AMD對中國FPGA廠商有什么意義?

    fpga
    小凡
    發(fā)布于 :2022年10月05日 02:52:44

    FPGA原理圖例子之s3astarter

    `FPGA原理圖例子之s3astarter
    發(fā)表于 03-16 10:41

    玩轉(zhuǎn)FPGA,FPGA設(shè)計大賽開賽啦

    經(jīng)歷過和牛人一起進(jìn)行FPGA設(shè)計比賽的激烈競爭嗎?你感受過FPGA原廠開發(fā)板和fpga行業(yè)泰斗直接帶來的強(qiáng)烈震撼嗎? 沒經(jīng)歷過沒關(guān)系,電子發(fā)燒友網(wǎng)主辦,
    發(fā)表于 04-23 09:31

    (XILINX)全新7系列FPGA詳述

    (XILINX)全新7系列FPGA詳述
    發(fā)表于 08-14 12:20

    Verilog(FPGACPLD)設(shè)計小技巧

    Verilog(FPGACPLD)設(shè)計小技巧
    發(fā)表于 08-19 22:52

    玩轉(zhuǎn)FPGA (xilinx)FPGA設(shè)計大賽獲獎名單?。?!

    本帖最后由 ycq654263138 于 2012-9-12 10:12 編輯   電子發(fā)燒友網(wǎng)訊:由(xilinx)公司和華強(qiáng)PCB網(wǎng)贊助,電子發(fā)燒友網(wǎng)主辦的玩轉(zhuǎn)FPGA
    發(fā)表于 09-06 11:54

    :“玩轉(zhuǎn)FPGA (xilinx)FPGA設(shè)計大賽”獲獎獎品展示

      電子發(fā)燒友網(wǎng)訊:由(xilinx)公司和華強(qiáng)PCB網(wǎng)贊助,電子發(fā)燒友網(wǎng)主辦的玩轉(zhuǎn)FPGA,
    發(fā)表于 09-06 14:33

    FPGA是用altera多還是的多呢

    FPGA是用altera多還是的多呢,我買的開發(fā)板是altera的,但是很多人推薦說學(xué)習(xí)
    發(fā)表于 01-09 21:27

    XilinxFPGA技術(shù)及應(yīng)用線上公開課

    ` 本帖最后由 MGJOY 于 2017-4-10 15:07 編輯 本周三,4月12日,FPGA技術(shù)及應(yīng)用線上公開課。歡迎大家觀看、學(xué)習(xí)交流~分享主題【
    發(fā)表于 04-10 15:06

    FPGA對DLP數(shù)字影院投影儀產(chǎn)生了哪些影響?

    公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數(shù)字影院投影儀產(chǎn)品,均采用了
    發(fā)表于 08-19 07:12

    為什么說已經(jīng)遠(yuǎn)遠(yuǎn)領(lǐng)先于Altera?

    Altera和20年來都在FPGA這個窄眾市場激烈的競爭者,然而Peter Larson基于對兩個公司現(xiàn)金流折現(xiàn)法的研究表明,
    發(fā)表于 09-02 06:04

    如何使用FPGA加速包處理?

    FAST包處理器的核心功能是什么如何使用FPGA加速包處理?
    發(fā)表于 04-30 06:32

    Spartan FPGA高清視頻參考設(shè)計,輕松實現(xiàn)“即

    Spartan FPGA高清視頻參考設(shè)計,輕松實現(xiàn)“即插即用”
    發(fā)表于 01-29 08:51 ?891次閱讀

    堆疊與載入打造令人驚嘆的FPGA

    堆疊與載入打造令人驚嘆的FPGA
    發(fā)表于 03-07 14:39 ?23次下載
    堆疊與載入<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>打造令人驚嘆的<b class='flag-5'>FPGA</b>

    FPGA設(shè)計流程看懂FPGA設(shè)計

    不斷 從FPGA設(shè)計流程看懂FPGA設(shè)計 1.XILINX ISE傳統(tǒng)FPGA設(shè)計流程 利
    發(fā)表于 02-20 20:32 ?1.7w次閱讀
    從<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>設(shè)計流程看懂<b class='flag-5'>FPGA</b>設(shè)計