UG949中文版更新了！

UG949 —《UltraFAST 設(shè)計(jì)方法指南 （適用 于 Vivado Design Suite）》

更新內(nèi)容：

已更新靠近頂層添加 I/O 組件，已更新使用復(fù)位的時(shí)間和位置，已更新使用 DIRECT_ENABLE 和 DIRECT_RESET，已更新將邏輯從控制引腳推到數(shù)據(jù)引腳，時(shí)鐘原語(yǔ)中添加了時(shí)鐘利用率報(bào)告的信息，已更新時(shí)鐘多路復(fù)用，已更新使用 MMCM 的 I/O 時(shí)序 ZHOLD/BUF_IN 補(bǔ)償，單四通道和多四通道接口中添加了示例，已更新控制時(shí)鐘的相位、頻率、占空比和抖動(dòng)。

已添加控制和同步器件啟動(dòng)，已添加避免本地時(shí)鐘，已添加跨時(shí)鐘域。

在第 3 章： 設(shè)計(jì)創(chuàng)建中的使用虛擬時(shí)鐘與降低“建立”要求，同時(shí)讓“保持”不變中添加了相移相關(guān)信息。

更新第 4 章：實(shí)現(xiàn)中的自下而上的綜合流程。

已更新表 5-2，在確認(rèn)沒(méi)有時(shí)鐘遺漏中添加了檢查時(shí)序報(bào)告的信息，已更新降低網(wǎng)絡(luò)延遲， 已更新表 5-4，已更新報(bào)告設(shè)計(jì)分析擁塞報(bào)告，在報(bào)告設(shè)計(jì)分析復(fù)雜性報(bào)告中添加了租賃指數(shù)和平均扇出的表格，已更新優(yōu)化高扇出網(wǎng)，已更新禁用 LUT 組合和 MUXF 調(diào)用，已更新群關(guān)鍵邏輯，已更新使用 Vivado IP 集成器進(jìn)行調(diào)試設(shè)計(jì)，已添加在 Vivado 硬件管理器中調(diào)試 AXI 接口，并在第 5 章：設(shè)計(jì)收斂中添加了使用系統(tǒng)內(nèi) IBERT。

目錄

第 1 章 : 引言

關(guān)于 UltraFast 設(shè)計(jì)方法

理解 UltraFast 設(shè)計(jì)方法概念

使用 Vivado Design Suite

訪問(wèn)其他技術(shù)文檔和培訓(xùn)資料

第 2 章 : 單板和器件規(guī)劃

單板和器件規(guī)劃簡(jiǎn)介

PCB 布局建議

時(shí)鐘資源規(guī)劃與分配

I/O 管腳分配設(shè)計(jì)流程

采用 SSI 器件進(jìn)行設(shè)計(jì)

FPGA 電源因素與系統(tǒng)關(guān)聯(lián)性

配置

第 3 章 : 設(shè)計(jì)創(chuàng)建

設(shè)計(jì)創(chuàng)建簡(jiǎn)介

定義理想的設(shè)計(jì)層級(jí)

RTL 編碼指南

編碼指南

跨時(shí)鐘域

充分利用 IP 核

利用約束

第 4 章 : 實(shí)現(xiàn)

實(shí)現(xiàn)簡(jiǎn)介

運(yùn)行綜合

綜合后的步驟

實(shí)現(xiàn)設(shè)計(jì)

第 5 章 : 設(shè)計(jì)收斂

設(shè)計(jì)收斂簡(jiǎn)介

時(shí)序收斂

分析并解決時(shí)序違規(guī)

應(yīng)用通用時(shí)序收斂技術(shù)

功耗分析與優(yōu)化

配置與調(diào)試

附錄 A: 附加資源與法律提示

賽靈思資源

解決方案中心

Documentation Navigator 與設(shè)計(jì)中心

參考資料

培訓(xùn)資料