一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

賽靈思公司宣布其Virtex UltraScale+ FPGA面向首批客戶開始發(fā)貨

Xilinx賽靈思官微 ? 來源:djl ? 作者:賽靈思 ? 2019-07-30 17:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

賽靈思公司(NASDAQ:XLNX)今天宣布其 Virtex UltraScale+ FPGA 面向首批客戶開始發(fā)貨,這是業(yè)界首款采用臺積公司(TSMC) 16FF+ 工藝制造的高端 FinFET FPGA。賽靈思在 UltraScale+ 產品系列與設計工具上一直與100多家客戶積極接觸,目前已向其中60 多家客戶發(fā)貨器件和/或開發(fā)板。

Virtex UltraScale+ 器件加上 Zynq UltraScale+ MPSoC 和 Kintex UltraScale+ FPGA展示了賽靈思16nm產品組合三大系列已經悉數(shù)登場。Virtex UltraScale+ 器件建立在業(yè)界唯一一款 20nm 高端 FPGA Virtex UltraScale 系列成功的基礎之上。該新產品采用 32G 收發(fā)器、PCIe Gen 4集成內核和 UltraRAM 片上存儲器技術等業(yè)界領先的功能,為下一代數(shù)據(jù)中心、400G 與 Tb 級有線通信、測試測量以及航空航天與軍用市場提供了所需的性能和集成度。

“Virtex UltraScale+ FPGA 的成功交付,標志著所有 UltraScale+ 16nm 三大系列均已亮相,可以支持 100 多家客戶充分運用先進的 FinFET 器件、開發(fā)板和工具開發(fā)下一代設計。我們“三連冠 (Three-Peat)”的執(zhí)行力——也就是在 28nm、20nm 和現(xiàn)在的 16nm 連續(xù)三代技術節(jié)點上所保持的領先優(yōu)勢 —— 展示了我們致力于向市場率先推出業(yè)界最先進產品的長期承諾。”

——Victor Peng,賽靈思公司執(zhí)行副總裁兼可編程產品部總經理

“大規(guī)模數(shù)據(jù)中心系統(tǒng)需要高速數(shù)據(jù)處理、高帶寬和低時延網絡及存儲系統(tǒng)連接。高性能 Virtex UltraScale+ 器件的及早推出將幫助我們快速迎接和部署先進技術,滿足客戶對網絡、包處理、存儲和加速應用的要求?!?、

——Jeff Milrod,BittWare 公司總裁兼 CEO

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關注

    關注

    33

    文章

    1797

    瀏覽量

    132367
  • 數(shù)據(jù)中心

    關注

    16

    文章

    5230

    瀏覽量

    73535
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AMD FPGA異步模式與同步模式的對比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設置的影響。
    的頭像 發(fā)表于 07-07 13:47 ?545次閱讀

    AMD Spartan UltraScale+ FPGA 開始量產出貨

    高 I/O、低功耗及先進的安全功能,適用于成本敏感型邊緣應用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?1199次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b> <b class='flag-5'>開始</b>量產出貨

    Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

    Ultrascale開發(fā)的支持包含步進功能的增強型FPGA架構,相比7系列的28nm工藝,Ult
    的頭像 發(fā)表于 04-24 11:29 ?1031次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時鐘資源與架構解析

    2025 FPGA技術研討會北京站圓滿結束

    2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業(yè)專家、工程師及企業(yè)代表踴躍參與,現(xiàn)場座無虛席,氣氛熱烈。
    的頭像 發(fā)表于 04-16 09:14 ?684次閱讀

    快訊|工信部科技司副司長趙超凡一行調研公司西克魔邇

    2月13日下午,工信部科技司趙超凡副司長率專項調研組蒞臨公司西克魔邇指導工作。
    的頭像 發(fā)表于 03-03 13:27 ?680次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊|工信部科技司副司長趙超凡一行調研<b class='flag-5'>賽</b><b class='flag-5'>思</b>子<b class='flag-5'>公司</b>西克魔邇

    國產EDA億?接入DeepSeek

    國產EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業(yè)注入變革性力量,開啟FPGA應用開發(fā)的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構建起連接FPGA
    的頭像 發(fā)表于 02-21 17:26 ?1031次閱讀
    國產EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    AI 應用場景全覆蓋!解碼超高端 VU+ FPGA 開發(fā)平臺 AXVU13F

    「AXVU13F」 Virtex UltraScale+ XCVU13P + Jetson Orin NX? 繼發(fā)布 AMD Virtex UltraScale+
    的頭像 發(fā)表于 02-13 17:56 ?558次閱讀
    AI 應用場景全覆蓋!解碼超高端 VU+ <b class='flag-5'>FPGA</b> 開發(fā)平臺 AXVU13F

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻率不是F
    發(fā)表于 12-30 16:28

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?2次下載

    ALINX 發(fā)布 AXVU13P:AMD Virtex UltraScale+ 高端 FPGA PCle 3.0 綜合開發(fā)平臺

    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺?AXVU13P! 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能
    的頭像 發(fā)表于 12-20 16:46 ?837次閱讀
    ALINX 發(fā)布 AXVU13P:AMD <b class='flag-5'>Virtex</b> <b class='flag-5'>UltraScale+</b> 高端 <b class='flag-5'>FPGA</b> PCle 3.0 綜合開發(fā)平臺

    喜報!全國首批成功獲選國家級專精特新重點“小巨人”企業(yè)!

    萬里挑一!從16000多家專精特新“小巨人”企業(yè)中脫穎而出,榮獲國家級專精特新“重點小巨人企業(yè)。
    的頭像 發(fā)表于 12-05 11:46 ?350次閱讀
    喜報!全國<b class='flag-5'>首批</b>!<b class='flag-5'>賽</b><b class='flag-5'>思</b>成功獲選國家級專精特新重點“小巨人”企業(yè)!

    FPGA產品的主要特點

    近年來,全球半導體供應鏈屢受挑戰(zhàn),芯片短缺問題一度對行業(yè)產生深遠影響。易通過優(yōu)化供應鏈管理、強化產能規(guī)劃,確保客戶FPGA需求得到及時滿足。
    的頭像 發(fā)表于 12-04 14:20 ?1541次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>產品的主要特點

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進入FPGA內部。對于
    的頭像 發(fā)表于 11-29 11:03 ?1410次閱讀
    時序約束一主時鐘與生成時鐘

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業(yè)、視頻和通信應用設計。AMD/Xilinx MPSoC ZCU102 評估套件采用
    的頭像 發(fā)表于 11-20 15:32 ?1620次閱讀
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評估套件

    今日看點丨 UALink聯(lián)盟正式成立,與英偉達NVLink展開競爭;FPGA大廠萊迪半導體宣布重組

    1. FPGA 大廠萊迪半導體宣布重組,將裁員14% ? 萊迪半導體(Lattice)宣布進行公司
    發(fā)表于 11-05 11:37 ?771次閱讀