你可以將兩塊FPGA器件甚至是兩塊FPGA開發(fā)板捆綁在一起，使用并行或串行I/O以及Chip2Chip LogiCORE和AXI IP的組合，使他們相當(dāng)于一個器件進(jìn)行工作。這在新的應(yīng)用筆記“AXI Chip2Chip Reference Design forReal-Time Video Application”(XAPP1160)中有展示。這個文件的重點在于，在兩塊Kintex-7 FPGA KC705 Eval板之間，或者在一塊Kintex-7 FPGA KC705 Eval板和一塊Zynq-7000 AP SoC ZC706 Eval板之間傳輸實時高清視頻流，兩板之間通過FMC HPC接口連接。

這里的基本概念是FPGA或者SoC中的具體化的IP和FMC-to-FMC線連接“消失”了，器件上的其他邏輯認(rèn)為它是在與傳統(tǒng)的AXI端口對話，同時發(fā)送出去的和接收到的數(shù)據(jù)就像是它開創(chuàng)了一條連接線纜的道路一樣，在另一塊板的上器件中的AXI端口上出現(xiàn)。就像是一種AXI的瞬間移動。

這里有一張來自“LogiCORE Chip2Chip產(chǎn)品指南” (PG067)的簡單框圖，用來說明基本概念:

這里是來自“AXI Chip2Chip Reference Design forReal-Time Video Application” (XAPP1160)應(yīng)用筆記的更詳細(xì)的參考設(shè)計方塊圖。

操作說明書中的一張圖片，展示了使用跨板FMC接口的內(nèi)部鏈接方案將兩塊Kintex-7 FPGA KC705板捆綁在一起。

在連接Kintex-7 FPGA和Kintex-7 FPGA的設(shè)計中，設(shè)置64位 AXI Chip2Chip主實例為物理層以頻率為200MHz運行的獨立時鐘模式。在連接Kintex-7FPGA和Zynq-7000 APSoC設(shè)計中，使用32位的AXI數(shù)據(jù)寬度來減少在設(shè)計中的I/O信號數(shù)量。KC705-to-KC705系統(tǒng)在板子間發(fā)送1920x1080p60的視頻。擁有較窄AXI位寬的KC705-to-ZC706系統(tǒng)在板間發(fā)送720x480p60的視頻。