通過LED流水燈實驗，介紹使用PDS軟件開發(fā)FPGA的基本流程，器件選擇、設(shè)置、代碼編寫、編譯、分配....

創(chuàng)建自己的IP核有很多好處，例如系統(tǒng)設(shè)計定制化；設(shè)計復(fù)用，可以在在IP核中加入license, 有償....

使用zynq最大的疑問就是如何把PS和PL結(jié)合起來使用，在其他的SOC芯片中一般都會有GPIO，本實....

如何搭建Free RTOS實時操作系統(tǒng)運行環(huán)境，這里不深入探討Free RTOS的具體使用。本實驗以....

如果想用PS點亮PL的LED燈，該如何做呢？一是可以通過EMIO控制PL端LED燈，二是通過AXI ....

PL和PS的高效交互是zynq soc開發(fā)的重中之重，我們常常需要將PL端的大量數(shù)據(jù)實時送到PS端處....

本章介紹system monitors的使用，用于監(jiān)測芯片的電壓、溫度值等，也可以通過PL端的ADC....

在實際工作中，會遇到產(chǎn)品升級問題，如果按照程序燒錄的方式，可能需要打開產(chǎn)品的外殼，這無疑。本章介紹一....

開發(fā)板有兩路千兆以太網(wǎng)，通過RGMII接口連接，本實驗演示如何使用Vitis自帶的LWIP模板進(jìn)行P....

FatFs是一個通用的文件系統(tǒng)模塊，用于在小型嵌入式系統(tǒng)中實現(xiàn)FAT文件系統(tǒng)。FatFs的編寫遵循 ....

DisplayPort v1.2協(xié)議，支持4個5.4G的lane，但本控制器只支持兩個lane，分辨....

ReadBuffer清0，WriteBuffer賦FF寫16個字節(jié)到EEPROM讀EEPROM的16....

除了打印信息之外，如果我們想用UART進(jìn)行數(shù)據(jù)傳輸呢？本章便來介紹PS端UART的讀寫控制，實驗中，....

實驗中通過簡單的修改Vitis的例程，就完成了RTC，中斷的應(yīng)用，看似簡單的操作，但蘊(yùn)含了豐富的知識....

本章從FPGA工程師和軟件工程師兩者角度出發(fā)，介紹了ZYNQ開發(fā)的經(jīng)典流程，F(xiàn)PGA工程師的主要工作....

ango Design Suite是深圳市紫光同創(chuàng)電子有限公司的FPGA開發(fā)軟件，截止到目前，軟件的....

我們從原理圖中可以看到ZYNQ芯片分為PL和PS，PS端的IO分配相對是固定的，不能任意分配，而且不....

所有的工程目錄下都有個bootimage文件夾，存放了對應(yīng)的BOOT.bin文件，可將此文件拷貝到V....

在HDMI輸出實驗中講解了HDMI顯示原理和顯示方式，本實驗介紹如何使用FPGA實現(xiàn)字符顯示，通過這....

LCD屏顯示方式從屏幕左上角一點開始，從左向右逐點顯示，每顯示完一行,再回到屏幕的左邊下一行的起始位....

由于開發(fā)板上只有DP可以顯示，但卻是PS端的，PL端沒有HDMI的接口，因此我們采用AN9134的H....

RS485與RS422類似，也是采用差分信號傳輸，但RS485是半雙工傳輸，也就是說，同一時刻只能有....

本章利用AN3485模塊實現(xiàn)RS422接口數(shù)據(jù)傳輸。關(guān)于模塊，在前面的RS232實驗中已經(jīng)介紹過，本....

AN3485模塊的RS232接口采用MAX3232芯片實現(xiàn)RS232和+3.3V TTL電平的轉(zhuǎn)換。....

用一個N比特的計數(shù)器，最大值可以表示為2的N次方，最小值0，計數(shù)器以“period”為步進(jìn)值累加，加....

按鍵是FPGA設(shè)計當(dāng)中最常用也是最簡單的外設(shè)，本章通過按鍵檢測實驗，檢測開發(fā)板的按鍵功能是否正常，并....

FIFO: First in, First out代表先進(jìn)的數(shù)據(jù)先出，后進(jìn)的數(shù)據(jù)后出。Xilinx在....

既然是ROM，那么我們就必須提前給它準(zhǔn)備好數(shù)據(jù)，然后在FPGA實際運行時，我們直接讀取這些ROM中預(yù)....

RAM是FPGA中常用的基礎(chǔ)模塊，可廣泛用于緩存數(shù)據(jù)的情況，同樣它也是ROM，F(xiàn)IFO的基礎(chǔ)。本實驗....

PLL(phase-locked loop)，即鎖相環(huán)。是FPGA中的重要資源。由于一個復(fù)雜的FPG....