很多工程師在使用Xilinx開發(fā)板時(shí)都注意到了一個(gè)問題，就是開發(fā)板中將LVDS的時(shí)鐘輸入（1.8V電....

上篇博文：【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（User Interfaces 之....

目前流行的兩種集成方案分別是embedded FPGA(以下簡(jiǎn)稱eFPGA集成方案)以及FPGA C....

一、前言 無論是FPGA應(yīng)用開發(fā)還是數(shù)字IC設(shè)計(jì)，時(shí)序約束和靜態(tài)時(shí)序分析（STA）都是十分重要的設(shè)計(jì)....

此篇文章深入淺出介紹了關(guān)于高速串行收發(fā)器的幾個(gè)重要概念和注意事項(xiàng)，為方便知識(shí)點(diǎn)復(fù)習(xí)總結(jié)和后續(xù)查閱特此....

1、vivado點(diǎn)擊xsetup.exe沒有反應(yīng) 原因1：vivado安裝文件存放路徑過長(zhǎng) 解決方法....

以前工程都是通過 JTAG 先下載 bit 流文件，再下載 elf 文件，最后點(diǎn)擊 Run As 來....

基于VIVADO的PCIE IP的使用 項(xiàng)目簡(jiǎn)述 上一篇內(nèi)容我們已經(jīng)對(duì)PCIE協(xié)議進(jìn)行了粗略的講解。....

編程這件事還得靠想象力

PCB元器件布局完成后，緊接著就要完成PCB的布線了。PCB布線有單面布線，雙面布線和多層布線，布線....