在Versal里實現(xiàn)cache一致性傳輸
Versal與MPSoC在cache維護數(shù)據(jù)的架構(gòu)上,有一定的相似性。所以在Versal器件里,我們....
HDMI_1.4_2.0_RX_Subsystem_IP介紹和基礎(chǔ)debug建議
Xilinx HDMI 1.4/2.0 RX的解決方案是由HDMI 1.4/2.0 Receiver....
移植VMK180 TRD的PetaLinux工程
所有工具和參考設(shè)計使用2021.2。X86編譯主機的操作系統(tǒng)是Ubuntu 18.04.6 LTS。....
如何做到在VPK120里實現(xiàn)MRMAC以太網(wǎng)IP
? 本文作者:賽靈思工程師 Gray Pan ? Step 1 ? 首先,打開最新版本的Vivado....
利用ORAN IP的例子工程來做仿真
一個是新建Block Design,添加IP之后,通過運行Block Automation來產(chǎn)生一個....
Vitis視頻分析SDK構(gòu)建自己的智能視頻分析解決方案
Vitis 視頻分析 SDK構(gòu)建自己的智能視頻分析解決方案 Vitis 視頻分析 SDK 旨在 Xi....
賽靈思2021自適應(yīng)計算挑戰(zhàn)賽技術(shù)講解分享會
賽靈思2021自適應(yīng)計算挑戰(zhàn)賽自9月7日正式開賽以來,收到了來自全球各地區(qū)的FPGA軟硬件開發(fā)者們的....
基于PYNQ RFSoC框架的開源量子位控制器
費米實驗室,普林斯頓大學(xué),芝加哥大學(xué)等科研機構(gòu)聯(lián)合發(fā)表了基于PYNQ RFSoC框架的開源量子位控制....
賽靈思全新Test Drive試用體驗
賽靈思應(yīng)用商店提供一個強大的平臺,其可使用一個簡單易用的安全數(shù)字版權(quán)管理 (DRM) 基礎(chǔ)架構(gòu)來發(fā)布....
賽靈思2021自適應(yīng)計算挑戰(zhàn)賽問題匯總
賽靈思2021自適應(yīng)計算挑戰(zhàn)賽自9月7日正式開賽以來,收到了來自全球各地區(qū)的FPGA軟硬件開發(fā)者們的....
如何用10行代碼輕松在ZYNQ MP上實現(xiàn)圖像識別
本文來自賽靈思高級產(chǎn)品應(yīng)用工程師,張超。如今各種機器學(xué)習(xí)框架的普及使得個人搭建和訓(xùn)練一個機器學(xué)習(xí)模型....

XILINX使用方法論設(shè)計無法連貫布線
本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶的 DFX 設(shè)計無法連貫布線,存在布線重疊。本篇博文....
硬件中存在DDR4校準(zhǔn)后數(shù)據(jù)錯誤
本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶發(fā)現(xiàn)硬件中存在 DDR4 校準(zhǔn)后數(shù)據(jù)錯誤,此問題顯示....
由于時鐘域交匯處理不當(dāng)所導(dǎo)致罕見的比特翻轉(zhuǎn)
本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶發(fā)現(xiàn)在現(xiàn)場出現(xiàn)罕見的比特翻轉(zhuǎn), 本篇博文旨在演示用于....
如何修復(fù)硬件中存在DDR4校準(zhǔn)錯誤
本篇博文中的分析是根據(jù)真實客戶問題撰寫的,該客戶發(fā)現(xiàn)硬件中存在 DDR4 校準(zhǔn)錯誤,不同板以及不同構(gòu)....
HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面
Q1 HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面?需要把.xo文件解壓,然后把文件夾導(dǎo)入到Vit....
如何在訓(xùn)練過程中正確地把數(shù)據(jù)輸入給模型
機器學(xué)習(xí)中一個常見問題是判定與數(shù)據(jù)交互的最佳方式。 在本文中,我們將提供一種高效方法,用于完成數(shù)據(jù)的....
如何使用ICAP在Spartan-3AN FPGA內(nèi)運行多重啟動應(yīng)用
(UG332) 即為《Spartan-3 系列配置用戶指南》 在此用戶指南中,并未涵蓋有關(guān)從 SPI....
怎么在Vitis加速設(shè)計中為Kernel創(chuàng)建面積約束
本文來自賽靈思高級產(chǎn)品應(yīng)用工程師 Hong Han Alveo系列開發(fā)板上的平臺其實是一個DFX設(shè)計....