基于FIR濾波器的帶限白噪聲的設(shè)計(jì)方案實(shí)現(xiàn)
高斯噪聲：是一種隨機(jī)噪聲，其時(shí)域內(nèi)的信號(hào)幅度的統(tǒng)計(jì)規(guī)律服從高斯分布。
如何實(shí)現(xiàn)一種基于FPGA的紅外線遙控系統(tǒng)設(shè)計(jì)呢？
紅外線(Infrared)是波長(zhǎng)介乎微波與可見(jiàn)光之間的電磁波，波長(zhǎng)在760納米(nm)至1毫米(mm....
Matlab生成fir濾波器抽頭系數(shù)的流程
在Vivado調(diào)用fir濾波器時(shí)，我們會(huì)遇到需要填充濾波器抽頭系數(shù)的問(wèn)題，手工計(jì)算又不現(xiàn)實(shí)，所以在此....
Vivado經(jīng)典案例：使用Simulink設(shè)計(jì)FIR濾波器
FIR(Finite Impulse Response)濾波器：有限長(zhǎng)單位沖激響應(yīng)濾波器，又稱為非遞....
如何實(shí)現(xiàn)基于FPGA的低成本安防雷達(dá)設(shè)計(jì)呢？
近年隨著無(wú)人機(jī)行業(yè)的興起，微型無(wú)人機(jī)被應(yīng)用于農(nóng)業(yè)生產(chǎn)、電力軌道巡線、搜救行動(dòng)、快遞運(yùn)輸和影視攝像等多....
優(yōu)秀的Verilog/FPGA開(kāi)源項(xiàng)目開(kāi)發(fā)-CAN通信篇
CAN總線有兩個(gè)ISO國(guó)際標(biāo)準(zhǔn)：ISO11898 和 ISO11519。
高級(jí)設(shè)計(jì)：SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)
隨機(jī)訪問(wèn)存儲(chǔ)器（RAM）分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。由于動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元的....
PCB設(shè)計(jì)（二）：漢化及設(shè)計(jì)
器件庫(kù)的制作，也分為兩個(gè)部分，原理圖庫(kù)和封裝庫(kù)。原理圖庫(kù)是我們?cè)谠韴D中看到的圖示。封裝庫(kù)是我們器件....
阿特·德吉亞斯變革集成電路設(shè)計(jì)
計(jì)算機(jī)歷史博物館2009年的口述歷史表明，他在那里開(kāi)發(fā)了用多路復(fù)用器設(shè)計(jì)邏輯的工具。他和一位設(shè)計(jì)師朋....
系統(tǒng)模塊SOM能否成為FPGA的未來(lái)形態(tài)？
我認(rèn)為FPGA的主要優(yōu)勢(shì)有很多，但我認(rèn)為排名前三的優(yōu)勢(shì)分別是：靈活的輸入/輸出，確定性，低時(shí)延。
基于FPGA的UART控制器設(shè)計(jì)
串口的出現(xiàn)是在1980年前后，數(shù)據(jù)傳輸率是115kbps～230kbps。串口出現(xiàn)的初期是為了實(shí)現(xiàn)連....
204B實(shí)戰(zhàn)應(yīng)用-LMK04821代碼詳解
通過(guò)閱讀LMK04821數(shù)據(jù)手冊(cè)，我們可以從中知道，可以通過(guò)SPI協(xié)議對(duì)LMK04821進(jìn)行寄存器的....
基于Corundum架構(gòu)的100G RDMA網(wǎng)卡設(shè)計(jì)
傳統(tǒng)TCP/IP技術(shù)處理數(shù)據(jù)包需通過(guò)操作系統(tǒng)和其他軟件層，導(dǎo)致數(shù)據(jù)在系統(tǒng)內(nèi)存、處理器緩存和網(wǎng)絡(luò)控制器....
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢？
FPGA項(xiàng)目開(kāi)發(fā)的過(guò)程中，需要完成設(shè)計(jì)代碼開(kāi)發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作，在這個(gè)過(guò)程中....
使用FPGA做的開(kāi)源示波器
其實(shí)用FPGA做的示波器有很多，開(kāi)源的相對(duì)較少，我們今天就簡(jiǎn)單介紹一個(gè)使用FPGA做的開(kāi)源示波器。
基于FPGA的RTC實(shí)時(shí)時(shí)鐘系統(tǒng)設(shè)計(jì)
RTC（real time clock）實(shí)時(shí)時(shí)鐘，在電腦、手機(jī)等電子產(chǎn)品中都有，應(yīng)用較多。它的主要作....
設(shè)計(jì)一個(gè)計(jì)數(shù)器來(lái)講解時(shí)序邏輯
時(shí)序邏輯是Verilog HDL 設(shè)計(jì)中另一類重要應(yīng)用。從電路特征上看來(lái)，其特點(diǎn)為任意時(shí)刻的輸出不僅....
如何設(shè)計(jì)一顆AI芯片？AI芯片設(shè)計(jì)入門方案
機(jī)器學(xué)習(xí)（ML）已經(jīng)在在線活動(dòng)中變得無(wú)處不在。近年來(lái)，這些模型的規(guī)模和復(fù)雜性大幅增長(zhǎng)，這有助于提高預(yù)....
基于FPGA Vivado的數(shù)字鐘設(shè)計(jì)（附源工程）
工程建立完畢，我們需要將lab2這個(gè)工程所需的IP目錄文件夾復(fù)制到本工程文件夾下。本工程需要兩個(gè)IP....
Vivado系列之TCL549驅(qū)動(dòng)設(shè)計(jì)
? 系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本....
10行代碼輕松在ZYNQ MP上實(shí)現(xiàn)圖像識(shí)別的步驟
Xilinx Vitis-AI 是用于 Xilinx 硬件平臺(tái)上的 AI 推理的開(kāi)發(fā)堆棧。它由優(yōu)化的....
英特爾Quartus Prime軟件v23.1上線
此外，Nios V/g 內(nèi)核還有著更大的軟件生態(tài)系統(tǒng)，包括 FreeRTOS 和 Zephyr RT....
工商網(wǎng)監(jiān)