?

　信號完整性工程師工作職責　

主要職責：

　　1、負責單板硬件及互連設計的信號完整性和電源完整性分析，定制芯片級/單板級/系統(tǒng)級設計約束，編寫相關(guān)設計要求文檔，負責單板SI設計的正確性。

　　2、負責高速串行鏈路技術(shù)研究工作，應用解析、時/頻域仿真及測試驗證方法，對高速串行鏈路的收發(fā)器/無源通道/信號完整性測試等相關(guān)技術(shù)進行研究。負責公司高端產(chǎn)品系統(tǒng)串行鏈路設計方案評估和信號完整性指標分解。

　　3、負責電源完整性技術(shù)研究工作，應用解析、時/頻域仿真及測試驗證方法，對電源完整性分析及設計方法進行研究。負責公司高端產(chǎn)品電源設計方案評估和電源完整性設計約束定制。

　　任職資格：

　　1.對SerDes、PLL設計，LVDS、SSTL、HSTL、CML和其它高性能IO 技術(shù)有很好的了解。精通系統(tǒng)鏈路分析方法及工具使用，如HSPICE、Matlab、ADS等，精通一種3D建模工具，如Ansoft HFSS、CST Microwave studio等。能夠熟練使用信號完整性仿真工具，如Heperlynx、SigXplorer等。具備復雜電路的PCB設計經(jīng)驗更佳。

　　2.熟練使用PI分析及優(yōu)化工具進行電源完整性設計的經(jīng)驗更佳，如Sigrity PowerSI/OPT、Ansoft SIWave、Cadence Allegro PCB PI等。對High speed Oscilloscopes, VNA, PNA, TDR, Bit Error rate testers, and Spectrum analyzer等儀器的測試方案有很好的了解。

　　3.有很好的數(shù)/模電路基礎、信號完整性和微波理論基礎。具備優(yōu)秀的分析、溝通和文檔編寫能力，包括英語的聽說讀寫能力。有互連技術(shù)研究領(lǐng)域相關(guān)技術(shù)標準參與的經(jīng)驗優(yōu)先，如IBIS、OIF25G等。