CD74HC137 具有地址鎖存器的高速 CMOS 邏輯 3 至 8 線解碼器/多路解復用器

數(shù)據(jù)： CD74HC137, CD74HCT137, CD54HC237, CD74HC237, CD74HCT237 數(shù)據(jù)表

描述

CD74HC137，CD74HCT137，?? HC237和CD74HCT237是高速硅柵CMOS解碼器，非常適合存儲器地址解碼或數(shù)據(jù)路由應用。兩種電路都具有低功耗，通常與CMOS電路相關，但速度可與低功耗肖特基TTL邏輯相媲美。

兩個電路都有三個二進制選擇輸入（A0，A1和A2），可通過有效高鎖存使能（LE）信號可將輸出與選擇輸入變化隔離。 “低”LE使輸出對輸入透明，電路作為八分之一解碼器。提供兩個輸出使能輸入（OE \ ₁和OE ₀）以簡化級聯(lián)并促進多路分解。通過使用A ₀，A ₁，A ₂輸入來選擇所需的輸出并使用其他輸出之一來完成解復用功能。將輸入作為數(shù)據(jù)輸入，同時將另一個輸出使能輸入保持在其活動狀態(tài)。在CD74HC137和CD74HCT137中，所選輸出為“低”;在?? HC237和CD74HCT237中，所選輸出為“高”。

特性

選擇八個數(shù)據(jù)輸出之一
- CD74HC137和CD74HCT137的低電平
- 高電平有效？？HC237和CD74HCT237
I /O端口或存儲器選擇器
兩個使能輸入以簡化級聯(lián)
典型的傳播延遲13 CC = 5V，15pF，T _A = 25°C（CD74HC237）
扇出（超溫范圍）
- 標準輸出。。。。 10 LSTTL負載
- 總線驅(qū)動器輸出。。。。 15 LSTTL負載
寬工作溫度范圍。。。？55°C至125°C
平衡傳播延遲和轉(zhuǎn)換時間
與LSTTL邏輯IC相比顯著降低功耗
HC類型
- 高噪聲抗擾度：N _IL = 30％，N _IH = 30％，V _{CC < /sub> at V _CC = 5V}

HCT類型

4.5V至5.5V操作
直接LSTTL輸入邏輯兼容性，V _IL = 0.8V（最大值），V _IH = 2V（最小值）
CMOS輸入兼容性，我_l 1μA，V _OL ，V _OH

從Harris Semiconductor獲得的數(shù)據(jù)表

參數(shù) 與其它產(chǎn)品相比?編碼器和解碼器

?
Function
Technology Family
VCC (Min) (V)
VCC (Max) (V)
Channels (#)
Voltage (Nom) (V)
F @ Nom Voltage (Max) (Mhz)
ICC @ Nom Voltage (Max) (mA)
tpd @ Nom Voltage (Max) (ns)
Configuration
Type
IOL (Max) (mA)
IOH (Max) (mA)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Bits (#)
Digital input leakage (Max) (uA)
ESD Charged Device Model (kV)
ESD HBM (kV)
?

CD74HC137
Decoder Demultiplexer ? ?
HC ? ?
2 ? ?
6 ? ?
1 ? ?
3.3 5 ? ?
28 ? ?
0.08 ? ?
36 ? ?
3:8 ? ?
Standard ? ?
5.2 ? ?
-5.2 ? ?
Catalog ? ?
-55 to 125 ? ?
PDIP TSSOP ? ?
See datasheet (PDIP) 16TSSOP: 32 mm2: 6.4 x 5(TSSOP) ? ?
8 ? ?
5 ? ?
0.75 ? ?
2 ? ?